[发明专利]用于适应性电压缩放的方法与装置在审
| 申请号： | 201810637183.6 | 申请日： | 2018-06-20 |
| 公开（公告）号： | CN110619132A | 公开（公告）日： | 2019-12-27 |
| 发明（设计）人： | 余美俪;陈英杰;罗幼岚;林欣樟;高淑怡 | 申请（专利权）人： | 瑞昱半导体股份有限公司 |
| 主分类号： | G06F17/50 | 分类号： | G06F17/50 |
| 代理公司： | 11240 北京康信知识产权代理有限责任公司 | 代理人： | 梁丽超;李子光 |
| 地址： | 中国台*** | 国省代码： | 中国台湾;TW |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种用于适应性电压缩放的方法与装置。该方法可包含：读取一电路模拟网络清单描述档、一电路设计数据库、以及一路径清单；依据该电路设计数据库建立该整体设计的多个最小单元中之每一最小单元在多种电压位准下之延迟变异数据库；利用一初始电压位准以将该初始电压位准施加于该整体设计，并且进行该整体设计之静态时序分析，以判断该路径清单中是否存在一时序违规路径；以及依据是否存在该时序违规路径，选择性地调整该驱动电压之该电压位准且重新进行该静态时序分析，直到不存在任何时序违规路径。 | ||
| 搜索关键词： | 整体设计 电路设计数据库 静态时序分析 初始电压 电压位准 时序违规 最小单元 位准 读取 电路模拟网络 驱动电压 电压缩 描述档 违规 延迟 数据库 施加 | ||
【主权项】：
1.一种用于适应性电压缩放以消除一整体设计的延迟变异的方法，该方法包含：/n读取一电路模拟网络清单描述档、一电路设计数据库以及一路径清单，其中该电路模拟网络清单描述档指出该整体设计的组件信息，以及该路径清单指出该整体设计的路径信息；/n依据该电路设计数据库建立该整体设计的多个最小单元中的每一最小单元在多种电压位准下的延迟变异数据库；/n利用一初始电压位准作为该整体设计的一驱动电压的一电压位准以将该初始电压位准施加于该整体设计，并且依据该延迟变异数据库进行该整体设计的静态时序分析，以判断该路径清单中是否存在至少一时序违规路径；以及/n依据是否存在该至少一时序违规路径，选择性地调整该驱动电压的该电压位准且重新进行该静态时序分析，直到不存在任何时序违规路径。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于瑞昱半导体股份有限公司，未经瑞昱半导体股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810637183.6/，转载请声明来源钻瓜专利网。
