[发明专利]一种振荡器电路

摘要

本申请公开了一种振荡器电路，振荡器电路包括自启动模块、自适应电流产生模块、电容充放电模块和时钟产生逻辑模块；振荡器电路产生的时钟信号的振荡周期仅与第一电容和第一电阻的阻值有关，不随电源电压的变化而变化，具有高电源抑制比的优点，提升了振荡器电路的振荡精度。另外，振荡器电路中常导通的支路仅有第二晶体管、第三晶体管、第四晶体管和第五晶体管所在的支路，并且输入到时钟逻辑产生模块的信号为周期性窄脉冲信号，有利于降低时钟逻辑产生模块的功耗，因此，振荡器电路具有低功耗的优点。进一步的，本申请实施例提供的振荡器电路的电源无关电流产生模块中产生的充电电流和镜像电流与电源电压无关，具有很好的抗电源波动性能。

主权项

1.一种振荡器电路，其特征在于，包括：自启动模块、电源无关电流产生模块、电容充放电模块和时钟产生逻辑电路；其中，所述自启动模块包括：第一晶体管、第六晶体管和第二电阻；所述第一晶体管的源极与所述第六晶体管的源极连接，作为所述自启动模块的第一连接端，所述第一晶体管的栅极与所述第六晶体管的源极连接；所述第一晶体管的漏极与所述第六晶体管的栅极以及第二电阻的一端连接；所述第二电阻远离所述第一晶体管的一端为所述自启动模块的第二连接端；所述第六晶体管的漏极为所述自启动模块的第三连接端；所述电源无关电流产生模块包括第二晶体管、第三晶体管、第七晶体管、第八晶体管、第十一晶体管、第十二晶体管、第一电阻和第三电阻；所述第二晶体管的源极与所述第三晶体管的源极以及所述自启动模块的第一连接端连接，所述第二晶体管的栅极与所述第三晶体管的栅极、第七晶体管的漏极以及第三电阻的一端连接；所述第三晶体管的漏极与所述第八晶体管的源极连接；所述第七晶体管的栅极与所述第八晶体管的栅极以及第三电阻远离第七晶体管的一端连接；所述第八晶体管的漏极与所述自启动模块的第三连接端连接；所述第十一晶体管的漏极与所述第十一晶体管的栅极以及所述自启动模块的第三连接端连接，所述第十一晶体管的源极与所述自启动模块的第二连接端连接；所述第十二晶体管的源极与所述第一电阻的一端连接；所述第一电阻远离所述第十二晶体管的一端与所述自启动模块的第二连接端连接；所述电容充放电模块包括：第四晶体管、第五晶体管、第九晶体管、第十晶体管、第十三晶体管、第十四晶体管和第一电容；所述第四晶体管的源极与所述第五晶体管的源极以及所述自启动模块的第一连接端连接，所述第四晶体管的漏极与所述第九晶体管的源极连接；所述第五晶体管的栅极与所述自启动模块的第一连接端连接，所述第五晶体管的漏极与所述第十晶体管的源极连接；所述第九晶体管的漏极与所述第十三晶体管的漏极、第十四晶体管的栅极以及第一电容的一端均连接；所述第十晶体管的栅极与所述第七晶体管的栅极连接，所述第十晶体管的漏极与所述第十四晶体管的漏极连接；所述第十三晶体管的源极以及所述第一电容远离所述第九晶体管的一端与所述自启动模块的第二连接端连接；所述第十四晶体管的源极与所述自启动模块的第二连接端连接；所述时钟逻辑产生模块包括第一输入端、反馈输入端和信号输出端，所述第一输入端接于所述第十晶体管的漏极与第十四晶体管的漏极的连接节点，所述反馈输出端与所述第十三晶体管的栅极连接，所述时钟逻辑产生电路用于通过所述第一输入端接收所述电容充放电模块产生的周期性窄脉冲信号，并对所述周期性窄脉冲信号进行处理后形成时钟信号通过所述信号输出端输出；所述第一晶体管、第二晶体管、第三晶体管、第四晶体管、第五晶体管、第六晶体管、第七晶体管、第八晶体管、第九晶体管和第十晶体管均为第一型晶体管；所述第十一晶体管、第十二晶体管、第十三晶体管和第十四晶体管均为第二型晶体管。