[发明专利]SDH系统中E1支路信号输出平滑锁相环及分频方法

摘要

为了能够对本地高频振荡频率f_s按一定要求分频，以使SDH系统的输出信号满足ITU‑T的相关标准SDH系统中E1支路信号输出平滑锁相环，包括数控振荡器、鉴频鉴相器和环路滤波器；所述鉴频鉴相器用于检测输入参考信号dplwr和目标时钟信号dplre之间的频率相位的差异，产生10位频率相位误差信号；所述环路滤波器将鉴频鉴相器输出的10位频率相位误差信号进行处理，产生11位低位控制信号；所述数控振荡器根据接收到的6位高位控制信号和11位低位控制信号将频率为f_s的高频时钟信号分频为频率为f_dplre的目标时钟信号dplre；所述f_s＝58.32MHz；所述f_dplre＝2.048MHz；所述6位高位控制信号为二进制数011110。

主权项

1.SDH系统中E1支路信号输出平滑锁相环，其特征在于：包括数控振荡器、鉴频鉴相器和环路滤波器；所述鉴频鉴相器用于检测输入参考信号dplwr和目标时钟信号dplre之间的频率相位的差异，产生10位频率相位误差信号；所述环路滤波器将鉴频鉴相器输出的10位频率相位误差信号进行处理，产生11位低位控制信号；所述数控振荡器根据接收到的6位高位控制信号和11位低位控制信号将频率为f_s的高频时钟信号分频为频率为f_dplre的目标时钟信号dplre；所述f_s＝58.32MHz；所述f_dplre＝2.048MHz；所述6位高位控制信号为二进制数011110；所述鉴频鉴相器包括鉴频电路和鉴相电路；鉴频电路包括目标时钟信号dplre计数电路rec和参考信号dplwr计数电路wrc；鉴相电路包括5位模28/29计数器count；参考信号dplwr计数电路wrc和目标时钟信号dplre计数电路rec的计数差值作为所述10位频率相位误差信号中的高6位，即鉴频结果；模28/29计数器count的4位计数值作为所述10位频率相位误差信号中的低4位，即鉴相结果；所述数控振荡器由17级串行累加器和所述5位模28/29计数器count组成；所述17级串行累加器由17个累加器组成，这17个累加器的高端和低端依次连接，且第一个累加器的高端接所述模28/29计数器count的控制端，最后一个累加器的低端接地；所述6位高位控制信号和11位低位控制信号依次从所述17个累加器的in端输入，用于控制模28/29计数器count对所述频率为f_s的高频时钟信号进行分频，所述模28/29计数器count的dcout端输出分频所得到目标时钟信号dplre；在模28/29计数器count的输出信号dcout的上升沿采样模28/29计数器的控制信号1fo，控制信号1fo为低电平时，模28/29计数器count形成对所述高频时钟信号的28分频；控制信号1fo为高电平时，模28/29计数器count形成对所述高频时钟信号的29分频；所述控制信号1fo由所述6位高位控制信号和所述11位低位控制信号进行控制。