[发明专利]半导体存储器电容孔的制备方法

摘要

本发明提供一种半导体存储器电容孔的制备方法，包括：提供半导体基底，形成电容支撑牺牲结构层、硬掩膜消耗层、双图案整合层、第一图形迁移层及第一掩膜层；形成沿第一方向的第二图案层、第一间隔牺牲层、第一填充掩膜层；平坦化至第二图案层；形成刻蚀停止层、第二图形迁移层及第二掩膜层；形成沿第二方向的第四图案层、第二间隔牺牲层、第二填充掩膜层；平坦化至第二间隔牺牲层；形成图形转移层；刻蚀电容支撑牺牲结构层，以形成半导体存储器电容孔。本发明利用两个方向分别形成侧壁层进行图形加倍，改进器件结构中特征尺寸的界定，解决大小孔洞的问题，并通过刻蚀过程中双图案整合层的改进，提高图形精准度，对结构层进行改进，提高良率。

主权项

1.一种半导体存储器电容孔的制备方法，其特征在于，包括如下步骤：/n1)提供一半导体基底，并于所述半导体基底上依次形成电容支撑牺牲结构层、硬掩膜消耗层、双图案整合层、第一图形迁移层以及第一掩膜层，其中，所述第一掩膜层包括可灰化硬掩膜层(AHM)及类金刚石薄膜层(DLC)中的至少一种；/n2)于所述第一掩膜层上形成沿第一方向排布的第一图案层，所述第一图案层包括若干个平行间隔排布的第一图案单元；/n3)经由所述第一掩膜层转移所述第一图案层上的图案至所述第一图形迁移层中，以形成第二图案层，所述第二图案层包括若干个平行间隔排布的第二图案单元；/n4)于所述第二图案单元的顶部、侧壁以及在所述第二图案单元之间的所述双图案整合层表面形成第一间隔牺牲层，且相邻所述第二图案单元之间的所述第一间隔牺牲层表面形成一第一间隙槽，并于所述第一间隔牺牲层表面形成第一填充掩膜层，其中，所述第一填充掩膜层覆盖所述第一间隔牺牲层并填满所述第一间隙槽；/n5)去除位于所述第二图案单元顶部的所述第一间隔牺牲层的第一横向部、所述第一填充掩膜层及位于所述第一间隙槽中的部分所述第一填充掩膜层，其中，相邻所述第二图案单元之间形成有尺寸限定单元和位于所述尺寸限定单元之间的图案辅助单元，位于所述第二图案单元侧壁上的所述第一间隔牺牲层的第一纵向部形成所述尺寸限定单元，位于所述双图案整合层上的所述第一间隔牺牲层的第二横向部以及位于所述第二横向部上的剩余的所述第一填充掩膜层形成所述图案辅助单元；/n6)于步骤5)得到的结构上依次形成刻蚀停止层、第二图形迁移层以及第二掩膜层；/n7)于所述第二掩膜层上形成沿第二方向排布的第三图案层，所述第三图案层包括若干个平行间隔排布的第三图案单元，其中，所述第二方向与所述第一方向之间具有一相交角度；/n8)经由所述第二掩膜层转移所述第三图案层上的图案至所述第二图形迁移层中，以形成第四图案层，所述第四图案层包括若干个平行间隔排布的第四图案单元；/n9)于所述四图案单元的顶部、侧壁以及在所述第四图案单元之间的所述刻蚀停止层表面形成第二间隔牺牲层，且相邻所述第四图案单元之间的所述第二间隔牺牲层表面形成一第二间隙槽，并于所述第二间隔牺牲层表面形成第二填充掩膜层，其中，所述第二填充掩膜层覆盖所述第二间隔牺牲层并填满所述第二间隙槽；/n10)平坦化所述步骤9)得到的结构至露出所述第二间隔牺牲层的顶面，且位于所述第四图案单元侧壁上的所述第二间隔牺牲层的第二纵向部之间的剩余的所述第二填充掩膜层保留；/n11)刻蚀去除位于所述第四图案单元顶部的所述第二间隔牺牲层的第三横向部以及所述第二纵向部，以显露出所述刻蚀停止层并得到第五图案层，所述第五图案层包括若干个平行间隔排布的第五图案单元，其中，位于所述刻蚀停止层上的所述第四图案单元、位于所述刻蚀停止层表面的所述第二间隔牺牲层的第四横向部以及位于所述第四横向部上的剩余的所述第二填充掩膜层构成的叠层形成所述第五图案单元；/n12)以所述第五图案单元为掩膜，选择性刻蚀去除所述刻蚀停止层以及所述尺寸限定单元，以转移所述第五图案层上的图案至所述第二图案层上，以形成所述双图案整合层上的图形转移层，所述图形转移层包括若干个沿所述第一方向平行间隔排布的第一间距倍增单元以及若干个沿所述第二方向平行间隔排布且与所述第一间距倍增单元相连的第二间距倍增单元，其中，所述第一间距倍增单元由所述第二图案单元以及所述图案辅助单元构成，所述第二间距倍增单元由所述第五图案单元转移形成；以及/n13)经由所述双图案整合层转移所述图形转移层的图形至所述硬掩膜消耗层中，得到图形化的硬掩膜消耗层，并基于所述图形化的硬掩膜消耗层刻蚀所述电容支撑牺牲结构层，以于所述电容支撑牺牲结构层中形成若干个均匀间隔排布的半导体存储器电容孔。/n