[发明专利]行波进位加法器在审
| 申请号： | 201810667265.5 | 申请日： | 2018-06-25 |
| 公开（公告）号： | CN110633068A | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 刘杰尧;张楠赓;吴敬杰;马晟厚 | 申请（专利权）人： | 北京嘉楠捷思信息技术有限公司 |
| 主分类号： | G06F7/502 | 分类号： | G06F7/502 |
| 代理公司： | 11006 北京律诚同业知识产权代理有限公司 | 代理人： | 梁挥;祁建国 |
| 地址： | 100094 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种行波进位加法器，包括多个输入端，用于提供运算数据和进位输入；多个输出端，用于将运算结果输出并提供进位输出；至少一组级联的全加器，连接在所述输入端和所述输出端之间，用于对所述输入端的所述运算数据和所述进位输入进行运算；其中，所述级联的全加器之间为互补结构。本发明的行波进位加法器，能够有效减小加法器链的计算延迟。 | ||
| 搜索关键词： | 进位 行波进位加法器 运算数据 全加器 输出端 输入端 级联 输出 互补结构 运算结果 加法器 减小 延迟 运算 | ||
【主权项】：
1.一种行波进位加法器，其特征在于，包括：/n多个输入端，用于提供运算数据和进位输入；/n多个输出端，用于将运算结果输出并提供进位输出；/n至少一组级联的全加器，连接在所述输入端和所述输出端之间，用于对所述输入端的所述运算数据和所述进位输入进行运算；/n其中，所述级联的全加器之间为互补结构。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京嘉楠捷思信息技术有限公司，未经北京嘉楠捷思信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810667265.5/，转载请声明来源钻瓜专利网。
