[发明专利]动态D触发器在审
| 申请号： | 201810667322.X | 申请日： | 2018-06-25 |
| 公开（公告）号： | CN110635786A | 公开（公告）日： | 2019-12-31 |
| 发明（设计）人： | 刘杰尧;张楠赓;吴敬杰;马晟厚 | 申请（专利权）人： | 北京嘉楠捷思信息技术有限公司 |
| 主分类号： | H03K3/012 | 分类号： | H03K3/012;H03K3/037 |
| 代理公司： | 11006 北京律诚同业知识产权代理有限公司 | 代理人： | 梁挥;祁建国 |
| 地址： | 100094 北京市海淀*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供一种在计算设备中应用的动态D触发器，一输入端、一输出端以及至少一时钟信号端；一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；一第二锁存单元，用于锁存所述输出端的数据并在时钟信号控制下将所述第一锁存单元锁存的所述数据反相传输；一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；其中，所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。借此，本发明可以有效减小芯片面积，降低功耗、减小逻辑延时。 | ||
| 搜索关键词： | 锁存单元 时钟信号控制 锁存 输出驱动单元 输出端 输入端 减小 输出 单一元件 计算设备 降低功耗 逻辑延时 三种状态 数据反相 依次串接 传输 高电平 信号端 低电 反相 高阻 芯片 应用 | ||
【主权项】：
1.一种动态D触发器，其特征在于，包括：/n一输入端、一输出端以及至少一时钟信号端；/n一第一锁存单元，用于传输所述输入端的数据并在时钟信号控制下锁存所述数据；/n一第二锁存单元，用于锁存所述输出端的数据并在时钟信号控制下将所述第一锁存单元锁存的所述数据反相传输；/n一输出驱动单元，用于反相并输出从所述第二锁存单元接收到的所述数据；/n所述第一锁存单元、所述第二锁存单元以及所述输出驱动单元依次串接在所述输入端和所述输出端之间；/n其中，所述第二锁存单元在时钟信号控制下通过单一元件实现高电平、低电平和高阻三种状态的输出。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京嘉楠捷思信息技术有限公司，未经北京嘉楠捷思信息技术有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810667322.X/，转载请声明来源钻瓜专利网。
