[发明专利]一种PFM同步升压DC-DC转换器的关断和保护电路

摘要

一种PFM同步升压DC‑DC转换器的关断和保护电路，设置使能真关断电路和短路保护电路，包括最高电位选择电路、PMOS管MP衬底电位选择电路和启动及短路保护电路，PMOS管MP衬底电位选择电路根据输入的逻辑信号V_control，选择电源转换端LX和输出VOUT中高的电位与PMOS管MP衬底相连，实现在使能关断或输出短路时，输入VBAT与输出VOUT之间真正断开。启动及短路保护电路的输出VOUT短路接地时或启动状态小于输入VBAT时，其输出控制PMOS管MP的栅极，使PMOS管MP的电流为设定值，当输出VOUT短路时固定短路电流，实现短路保护，避免损坏同步整流PMOS管MP。

主权项

1.一种PFM同步升压DC‑DC转换器的关断和保护电路，PFM同步升压DC‑DC转换器包括外围器件电感L、输入电容CIN、输出电容CO、反馈电阻RFB1、RFB2及负载电阻R_LOAD，芯片内部包括基准电压VR、Vb产生电路、使能控制电路EN、振荡器OSC、误差比较器EA、控制逻辑电路PFM、同步驱动电路Driver、限流电路Ilimit、功率NMOS管MN、同步整流PMOS管MP和采样电阻RS；限流电路Ilimit的正输入端连接功率NMOS管MN的源极并通过采样电阻RS接地，限流电路Ilimit的负输入端连接基准电压Vb，NMOS管MN的漏极连接同步整流PMOS管MP的漏极和电感L的能量转换端LX，电感L的输入端连接PFM同步升压DC‑DC转换器的输入VBAT并通过输入电容CIN接地，NMOS管MN的栅极和同步整流PMOS管MP的栅极连接同步驱动电路Driver的输出，同步整流PMOS管MP的源极和衬底作为PFM同步升压DC‑DC转换器的输出VOUT连接VDD；PFM同步升压DC‑DC转换器的输出VOUT经反馈电阻RFB1、RFB2分压后得到采样电压FB连接至误差比较器EA的反向输入端，误差比较器EA的同相输入端连接基准电压VR，误差比较器EA的输出以及振荡器OSC的输出和限流电路Ilimit的输出同时连接至逻辑控制电路PFM，调整控制逻辑电路PFM的输出频率，逻辑控制电路PFM的输出通过同步驱动电路Driver分别控制功率开关管MN及同步整流管MP的导通关断，以改变占空比，从而使PFM同步升压DC‑DC转换器的输出VOUT达到稳压；其特征在于：设置使能真关断电路和短路保护电路，包括VDD最高电位选择电路、同步整流PMOS管MP衬底电位选择电路和启动及短路保护电路；VDD最高电位选择电路比较PFM同步升压DC‑DC转换器的输入VBAT与输出VOUT电位，VDD最高电位选择电路的一个输出端输出逻辑信号V_control，另一个输出端将输入VBAT与输出VOUT中高的电位作为输出VDD_M，为使能控制电路EN、基准电压VR、Vb产生电路、振荡器OSC、限流电路Ilimit、误差比较器EA、控制逻辑电路PFM、同步驱动电路Driver、启动及短路保护电路供电；同步整流PMOS管MP衬底电位选择电路的一个输入端连接逻辑信号V_control，第二个输入端连接电感L的能量转换端LX即同步整流PMOS管MP的漏极，第三个输入端连接同步整流PMOS管MP的源极即PFM同步升压DC‑DC转换器的输出VOUT，同步整流PMOS管MP衬底电位选择电路的输出连接同步整流PMOS管MP的衬底；启动及短路保护电路的两个输入端分别连接输出VOUT和逻辑信号V_control，启动及短路保护电路的输出连接同步整流PMOS管MP的栅极；同步整流PMOS管衬底电位选择电路根据输入的逻辑信号V_control控制，选择电感L的能量转换端LX和输出VOUT中高的电位与同步整流PMOS管衬底相连，以避免同步整流PMOS管MP固定寄生二极管Dio带来的影响，实现在使能关断或输出短路时，输入VBAT与输出VOUT之间真正断开；启动及短路保护电路输入VOUT电位和逻辑信号V_control电位，当输出VOUT短路接地时或启动状态小于输入VBAT电位时，启动及短路保护电路起作用，其输出控制同步整流PMOS管MP的栅极，使同步整流PMOS管MP的电流为设定值，实现启动时恒流充电；当输出VOUT短路时固定短路电流，有效实现短路保护，避免损坏同步整流PMOS管MP；所述VDD最高电位选择电路包括电流源ib1，NMOS管N1、N2及N3，PMOS管P1、P2、P3、P4，P5及P6，电阻R1，非门I1、I3、I5、I7及I9，与非门I2及I4，或非门I6及I8；电流源ib1的输入端连接输入VBAT和PMOS管P1的源极和衬底，电流源ib1的输出端连接NMOS管N1的漏极和栅极以及NMOS管N2的栅极和NMOS管N3的栅极，NMOS管N1、N2及N3的源极和衬底均接地，NMOS管N2的漏极连接PMOS管P1的栅极和漏极以及PMOS管P2的栅极，PMOS管P2的源极和衬底互连并通过电阻R1连接输出VOUT，PMOS管P2的漏极连接NMOS管N3的漏极和非门I1的输入端，非门I1的输出端连接与非门I2的一个输入端，与非门I2的另一个输入端连接使能控制电路EN的输出信号EN_control，与非门I2的输出端连接非门I3的输入端，非门I3输出逻辑信号V_Control；PMOS管P3的漏极连接PMOS管P4的栅极并连接输入VBAT，PMOS管P3的栅极连接PMOS管P4的漏极并连接输出VOUT，PMOS管P3的源极和衬底与PMOS管P4的源极和衬底以及PMOS管P5的衬底和PMOS管P6的衬底连接在一起，PMOS管P5的源极与P6的源极互连并输出VDD_M，PMOS管P5的漏极连接输入VBAT，PMOS管P6的漏极连接输出VOUT，PMOS管P5的栅极连接或非门I6的输出端，PMOS管P6的栅极连接非门I9的输出端，或非门I6的一个输入端连接非门I5的输出端，或非门I6的另一个输入端连接逻辑信号V_Control，非门I5的输入端连接与非门I4的输出端，与非门I4的一个输入端连接使能控制信号EN_control，与非门I4的另一个输入端连接或非门I8的一输入端并连接逻辑信号V_Control，或非门I8的另一输入端连接非门I7的输出端，非门I7的输入端连接使能控制信号EN_control，或非门I8的输出端连接非门I9的输入端，非门I9的输出端连接PMOS管P6的栅极。