[发明专利]将有效位通道作为矢量断言暴露于CPU

摘要

数字数据处理器(100)中采用的流引擎(125、2800)指定固定的只读数据流。一旦被提取，数据流中的数据元素就以固定的顺序设置在流头寄存器(2818、2828)中的通道(2100、2200)中。一些通道(2100、2200)例如在剩余数据元素的数量小于流头寄存器(2818、2828)中的通道(2100、2200)的数量时可能是无效的。流引擎(125、2800)自动产生存储在流有效寄存器(2819、2829)中的指示通道保持有效数据的有效数据字。流有效寄存器(2819、2829)中的数据可以被自动存储在断言寄存器(P0、P1)中或以其他方式使其可用。该数据可以用于控制矢量SIMD操作或者可以与其他断言寄存器数据结合。

主权项

1.一种数字数据处理器，其包含：数据寄存器文件，其包括多个数据寄存器，所述多个数据寄存器存储由寄存器编号访问的数据；指令存储器，其存储指令，每个所述指令指定数据处理操作和至少一个数据操作数；指令解码器，其连接到所述指令存储器，以便从所述指令存储器顺次地调用指令并且确定所述指定的数据处理操作和所述指定的至少一个操作数；至少一个功能单元，其连接到所述数据寄存器文件和所述指令解码器，以便根据对应于由所述指令解码器解码的指令的至少一个操作数来执行数据处理操作并且将结果存储在指令指定数据寄存器中；流引擎，其连接到所述指令解码器，所述流引擎可操作以响应于流开始指令而从存储器调用预定数量的数据元素的指令指定序列的流，每个数据元素具有预定尺寸，所述流引擎包括：地址生成器，其用于产生对应于多个数据元素的所述指令指定序列的所述流的流存储器地址；流头寄存器，其被划分为具有所述预定尺寸的通道，所述流头寄存器：将所述多个数据元素的所述序列的下一个数据元素存储在下一个相继通道中，在填充所述流头寄存器的所有通道之后，清除所述流头寄存器并将所述多个数据元素的所述序列的下一个数据元素存储在第一通道中，以及如果存在比通道更少的剩余数据元素，则将全部0存储在过量通道中，以及流有效寄存器，其具有对应于所述流头寄存器的每个通道的至少一个位位置，所述流引擎将第一数字状态的位存储在对应于存储所述数据流的元素的流头通道的位置中，并且将与所述第一数字状态相反的第二数字状态的位存储在对应于所述流头寄存器过量通道的位置中；以及其中所述至少一个功能单元中的至少一个响应于流操作数指令而从所述流头寄存器接收至少一个操作数。