[发明专利]半导体器件及其制造方法有效

专利信息
申请号: 201810680822.7 申请日: 2018-06-27
公开(公告)号: CN108878361B 公开(公告)日: 2021-03-26
发明(设计)人: 赵东光;占琼 申请(专利权)人: 武汉新芯集成电路制造有限公司
主分类号: H01L21/8234 分类号: H01L21/8234;H01L27/088
代理公司: 上海思微知识产权代理事务所(普通合伙) 31237 代理人: 屈蘅;李时云
地址: 430205 湖北*** 国省代码: 湖北;42
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明提供一种半导体器件及其制造方法,所述制造方法先以所述第一图案化掩膜层为掩膜,刻蚀去除第一器件区中部分厚度的半导体衬底以形成沟槽,然后在所述沟槽中形成顶面低于第二器件区的半导体衬底顶面的第一栅氧化层,接着在第二器件区的半导体衬底表面上形成第二栅氧化层,之后又通过多晶硅层的沉积和顶面平坦化,来使得第一器件区和第二器件区的多晶硅层的顶面齐平,可以在不增加掩膜板的情况下,使得第一器件区具有较厚的多晶硅层且第二器件区具有较薄的多晶硅层,由此满足两器件区对不同多晶硅厚度的需求。本发明的方法适用于不同器件区需要不同多晶硅厚度的各种集成电路的制造。
搜索关键词: 半导体器件 及其 制造 方法
【主权项】:
1.一种半导体器件的制造方法,其特征在于,包括以下步骤:提供具有第一器件区和第二器件区的半导体衬底,在所述半导体衬底上形成第一图案化掩膜层,所述第一图案化掩膜层覆盖所述第二器件区上方且在所述第一器件区上方具有开口;以所述第一图案化掩膜层为掩膜,刻蚀去除所述第一器件区的部分厚度的所述半导体衬底,以在所述第一器件区的半导体衬底中形成沟槽;去除所述第一图案化掩膜层,并在所述沟槽中形成第一栅氧化层,所述第一栅氧化层的顶面低于所述第二器件区的半导体衬底的顶面;在所述第二器件区的半导体衬底表面上形成第二栅氧化层;在所述第一栅氧化层和第二栅氧化层的表面上沉积多晶硅层并进行顶面平坦化,以使得所述第一器件区和所述第二器件区上的多晶硅层的顶面齐平。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于武汉新芯集成电路制造有限公司,未经武汉新芯集成电路制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810680822.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top