[发明专利]一种基于IP核的SoC可视化设计方法

摘要

本发明提供一种基于IP核的SoC可视化设计方法，所述可视化设计方法包括：产品规范及设计工具，创建系统，IP核的IP‑XACT封装，可视化电路设计及自动布线，生成RTL级代码，仿真验证前仿真，图版规划、后仿真及物理验证等，流片。本发明采用可视化的编辑方式来完成RTL级前仿电路的设计，进而导出为硬件描述语言的RTL级代码，避免手动编写RTL级代码，极大的提升了电路设计的速度和效率，同时也减少了由于直接编写RTL代码带来的语法或功能错误。

主权项

1.一种基于IP核的SoC可视化设计方法，其特征在于，所述可视化设计方法包括以下步骤：步骤一：产品规范及建模；确定系统所需的功能，包括系统基本输入输出、基本算法需求，以及系统要求的功能、性能、功耗、成本和开发时间等，将用户的需求转换为用于设计的技术文档，并初步确定系统的设计流程，制定产品的定义说明和规范等，然后设计者使用建模语言来对SoC产品进行建模；步骤二：创建系统；产品的定义说明或规范制定完毕之后，使用C和C++等高级语言或者硬件描述语言VHDL等创建整个系统的高级算法模型和仿真模型；步骤三：IP核的IP‑XACT封装；对已有的IP核库进行IP‑XACT格式的封装，IP‑XACT作为IP核封装的统一的标准，有着很强的兼容性和灵活性，IP‑XACT采用了XML的方式对IP核进行封装，IP核相关的源文件以链接的形式出现在XML中，而IP核相关的众多源文件本身并不和XML有任何关联，由于这种完全独立的IP核源文件系统不需要做任何改动，就可以方便的被XML引用并使用，使得IP‑XACT的封装具有较强的独立性和灵活性，也使的电路设计者在原有的文件系统的基础上添加IP‑XACT的封装而不对原有的文件系统做任何修改成为可能，对原有的文件系统的IP核采用IP‑XACT封装以后，因为IP‑XACT采用了VLNV的方式，经过封装过后的IP核都具有唯一性，并且对所有的IP核可以进一步分类，即Component类型的IP核，Bus类型的IP核以及Design类型的IP核，把不同类型的IP核进行分类，目的是在做可视化电路设计的时候，能更方便的去查找某种类型的IP核从而进一步方便我们进行电路设计，方便管理和维护IP核库；步骤四：可视化电路设计及自动布线；将所有的IP核按照VLNV的方式进行管理并以树图的方式展现出来，然后，把想要的IP核以拖拽的方式拖拽到主编辑框中，然后进行自动布线，从而快速的完成电路设计；步骤五：生成RTL级代码；电路设计完毕之后，将图形化的电路设计导出为硬件描述语言的形式；步骤六：仿真验证；然后将生成RTL级的电路进行仿真验证，从而完成前仿的RTL级电路的快速设计，也可以将生成的RTL级电路与传统电路设计中编写的RTL级电路分别仿真验证，进而对比验证功能的一致性，完成和传统电路设计流程的衔接；步骤七：流片；确保仿真验证满足产品定义说明之后，交给晶元代工厂进行代工流片。