[发明专利]一种用于产生负压的DC-DC电路

摘要

一种用于产生负压的DC‑DC电路，属于电子电路技术领域。包括振荡器模块、驱动模块、非交叠时钟产生模块和开关电容模块，振荡器模块在使能信号的控制下产生时钟信号；驱动模块根据时钟信号产生反相时钟信号，时钟信号和反相时钟信号分别通过非交叠时钟产生模块中的正非交叠时钟产生单元和负非交叠时钟产生单元控制开关电容模块中的开关管；开关电容模块利用电容的电荷转移产生负电压，负电压反馈回驱动模块调整反相时钟信号，并进一步调整产生的负电压；一些实施例中还可以利用钳位模块和输出模块保证负电压的稳定输出。本发明具有输出稳定可靠、响应时间短和功耗低的特点，解决了上电启动的瞬间容易导致电路失效锁死的问题。

主权项

1.一种用于产生负压的DC‑DC电路，其特征在于，包括振荡器模块(20)、驱动模块(30)、非交叠时钟产生模块(40)和开关电容模块(50)，所述振荡器模块(20)的使能端连接使能信号(EN)，其电源端连接电源电压(VDD)，其接地端连接地电压(VSS)，其输出端输出时钟信号(CLK)；所述驱动模块(30)的输入端连接所述时钟信号(CLK)，其输出端输出反相时钟信号(CLK_N)；所述非交叠时钟产生模块(40)包括正非交叠时钟产生单元和负非交叠时钟产生单元，所述正非交叠时钟产生单元的输入端连接所述时钟信号(CLK)，其输出端输出互为反相且非交叠的第一正非交叠时钟信号(CLK_P1)和第二正非交叠时钟信号(CLK_P2)；所述负非交叠时钟产生单元的输入端连接所述反相时钟信号(CLK_N)，其输出端输出互为反相且非交叠的第一负非交叠时钟信号(CLK_N1)和第二负非交叠时钟信号(CLK_N2)；所述开关电容模块(50)包括第一电容(C1)、第二电容(C2)、第一开关管(S1)、第二开关管(S2)、第三开关管(S3)和第四开关管(S4)，第一开关管(S1)的一端连接电源电压(VDD)，另一端连接第二开关管(S2)的一端和第一电容(C1)的一端，其控制信号为所述第一正非交叠时钟信号(CLK_P1)；第二开关管(S2)的另一端连接第二电容(C2)的一端并连接地电压(VSS)，其控制信号为所述第二正非交叠时钟信号(CLK_P2)；第三开关管(S3)的一端连接地电压(VSS)，另一端连接第四开关管(S4)的一端和第一电容(C1)的另一端，其控制信号为所述第一负非交叠时钟信号(CLK_N1)；第四开关管(S4)的另一端连接第二电容(C2)的另一端并输出负电压(VDDN)作为所述DC‑DC电路的输出信号，其控制信号为所述第二负非交叠时钟信号(CLK_N2)；所述负电压(VDDN)作为所述驱动模块(30)的反馈信号用于调整所述负电压(VDDN)。