[发明专利]一种背照式CMOS感光器件单片化方法在审
申请号: | 201810725528.3 | 申请日: | 2018-07-04 |
公开(公告)号: | CN108899302A | 公开(公告)日: | 2018-11-27 |
发明(设计)人: | 戴世元;王培培 | 申请(专利权)人: | 南通沃特光电科技有限公司 |
主分类号: | H01L21/78 | 分类号: | H01L21/78;H01L21/304;H01L27/146 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 226300 江苏省南通市高新*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供了一种背照式CMOS感光器件单片化方法,能够解决在进行晶圆背面研磨时,由于切割道的存在产生应力不均,导致器件的损坏,减少研磨时产生的碎屑会进入到器件中,减少在进行器件测试过程中产生测试的错误对器件质量的误判。提高对于背照式CMOS感光器件而言钝化层的平整和厚度控制优化工艺提供工艺简单提高钝化层光学质量。 | ||
搜索关键词: | 感光器件 背照式 研磨 单片化 钝化层 厚度控制 晶圆背面 器件测试 切割道 误判 碎屑 平整 测试 优化 | ||
【主权项】:
1.一种背照式CMOS感光器件单片化方法,其特征在于,所述单片化方法,包括:步骤1)在半导体基板为主体的晶圆上形成多个背照式CMOS感光器件,所述晶圆的正面为CMOS感光器件的感光面;步骤2)在多个背照式CMOS感光器件之间形成隔离沟槽,所述隔离沟槽的深度比器件层的高度大,所述隔离沟槽中形成有介质层;步骤3)在晶圆正面形成第一钝化层,所述第一钝化层的材料与隔离沟槽的介质层的材料相同;步骤4)对第一钝化进行化学机械抛光,使晶圆的表面变得平坦;步骤5)在第一钝化层上形成一层第一光刻胶,进行光刻,使隔离沟槽之外的区域被光刻胶覆盖;步骤6)进行各向异性刻蚀,去除沟槽隔离中介质层,形成感光器件的切割道;步骤7)在步骤6)得到的晶圆的表面涂覆一层填充层,所述填充层为负性光刻胶;对切割道处的光刻胶进行曝光,去除切割道外钝化层之上的光刻胶;步骤8)在晶圆正面通过粘合胶带将晶圆固定在固定基板上,对晶圆的背面进行研磨,研磨至切割道从晶圆背面露出;步骤9)把晶圆与固定基板分离,形成单片化的背照式CMOS感光器件。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南通沃特光电科技有限公司,未经南通沃特光电科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810725528.3/,转载请声明来源钻瓜专利网。
- 上一篇:形成导电插塞的方法
- 下一篇:一种LED芯片及其切割方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造