[发明专利]一种数字电路实验系统及方法

摘要

本发明公开了一种数字电路实验系统和方法，该数字电路实验系统中设置核心控制模块、数据缓存模块、液晶显示模块、按键控制模块、实验控制模块和存储模块，存储模块中预存有数字电路实验设计教学中所有的数字电路实验项目对应的信息，在进行数字电路实验设计时，学生先在FPGA可编程目标板上生成对应的数字电路，然后通过核心控制模块对数字电路的各项功能进行评判，得到实验评判结果；优点是可以自动评判数字电路实验设计的实验结果的准确性，提高了判定效率高，降低了老师的工作强度。

主权项

1.一种数字电路实验系统，包括用户计算机、FPGA可编程目标板、JTAG下载调试电路和实验显示模块，所述的用户计算机和所述的JTAG下载/调试电路连接，所述的JTAG下载/调试电路和所述的FPGA可编程目标板连接，其特征在于所述的数字电路实验系统还包括核心控制模块、数据缓存模块、液晶显示模块、按键控制模块、按键测试模块、实验控制模块和存储模块，所述的核心控制模块分别与所述的数据缓存模块、所述的液晶显示模块、所述的存储模块和所述的按键控制模块连接，所述的数据缓存模块与所述的FPGA可编程目标板连接，所述的实验控制模块与所述的实验显示模块连接，所述的实验控制模块为所述的数据缓存模块和所述的核心控制模块提供同步时钟信号；所述的存储模块中预存有数字电路实验设计教学中所有的数字电路实验项目名称、每个数字电路实验项目的编号、评判指令集、评判数据集和错误信息集，每个数字电路实验项目的评判指令集包括至少一个功能评判指令，每个数字电路实验项目的评判数据集包括至少一个功能评判数据，每个数字电路实验项目的错误信息集包括至少一个功能错误信息，每个数字电路实验项目的评判指令集中包含的功能评判指令的数量、功能评判数据的数量和功能错误信息的数量均为该数字电路实验项目所要求实现功能的总数量，每个数字电路实验项目的每个功能匹配一个功能评判指令、一个功能评判数据和一个功能错误信息；所述的核心控制模块根据所述的存储模块中所有的数字电路实验项目名称及其编号生成数字电路实验项目列表并在所述的液晶显示模块处显示；在进行数字电路实验设计时，学生先根据数字电路实验项目的要求在所述的用户计算机上编写设计代码并生成实验设计的下载文件，将该下载文件通过所述的JTAG下载/调试电路下载到所述的FPGA可编程目标板上生成对应的数字电路，然后对照液晶显示模块上的数字电路实验项目列表，在所述的按键控制模块中将当前进行的数字电路实验项目的编号发送给所述的核心控制模块，然后再通过所述的按键控制模块向所述的核心控制模块发出评判开始信号，所述的核心控制模块开始进行评判，所述的评判过程为：所述的核心控制模块在所述的存储模块中查找该编号对应的数字电路实验项目的评判指令集，并将该评判指令集中的一条功能评判指令作为功能评判信号发送给所述的实验控制模块，所述的实验控制模块接收到功能评判信号后发送功能控制指令给所述的FPGA可编程目标板，所述的FPGA可编程目标板接收到功能控制指令后运行其内生成的数字电路，得到该数字电路在该条功能评判指令对应的功能下的实验结果数据，所述的FPGA可编程目标板将实验结果数据同时发送到所述的实验控制模块和所述的数据缓存模块，所述的实验控制模块将接收到实验结果数据通过所述的实验显示模块显示实验现象，并发送同步时钟信号给所述的数据缓存模块和所述的核心控制模块，所述的数据缓存模块接收到同步时钟信号后对实验数据进行锁存，所述的核心控制模块接收到同步时钟信号后获取所述的数据缓存模块锁存的实验结果数据，并读取所述的存储模块中当前功能评判指令对应的功能评判数据，将其与接收到的实验结果数据进行比对：如果两者不匹配，则所述的核心控制模块获取所述的存储模块中当前功能评判指令对应的功能错误信息在所述的液晶显示模块上进行显示，该数字电路实验的设计结果评判完成；如果两者匹配，则所述的核心控制模块继续从所述的存储模块中获取当前评判指令集中下一条功能评判指令，按照前一条功能评判指令的评判方法对下一条功能评判指令进行操作；如果当前评判指令集中所有的功能评判指令都评判完成，且其对应的实验结果数据与相应的功能评判数据都匹配时，所述的核心控制模块生成该数字电路实验项目设计结果正确的信号并发送给所述的液晶显示模块，所述的液晶显示模块将该数字电路实验项目设计结果正确的信息进行显示。