[发明专利]一种动态前沿消隐电路

摘要

一种动态前沿消隐电路，属于电子电路技术领域。包括幅度判断模块和延时模块，幅度判断模块的输入端连接输入电压VS，其输出端连接延时模块的输入端，当输入电压VS大于输入电压上限值REF_H或小于输入电压下限值REF_L时，幅度判断模块的输出端输出低电平，当输入电压VS小于输入电压上限值REF_H且大于输入电压下限值REF_L时，幅度判断模块的输出端输出高电平；延时模块利用电容C延时实现前沿消隐，其输出的动态前沿消隐电路的输出信号为1时表示前沿消隐结束，为0时表示正处于前沿消隐。本发明根据检测输入电压VS的振幅实现动态消隐，输入电压VS出现振幅时消隐电路自动开始检测，振幅消失时消隐电路的检测自动结束；具有实现方式更加灵活，检测精度更高的特点。

主权项

1.一种动态前沿消隐电路，其特征在于，包括幅度判断模块和延时模块，所述幅度判断模块的输入端连接输入电压(VS)，其输出端连接所述延时模块的输入端，当所述输入电压(VS)大于输入电压上限值(REF_H)或小于输入电压下限值(REF_L)时，所述幅度判断模块的输出端输出低电平，当所述输入电压(VS)小于输入电压上限值(REF_H)且大于输入电压下限值(REF_L)时，所述幅度判断模块的输出端输出高电平；所述延时模块包括电容(C)、第一NMOS管(MN1)、第二NMOS管(MN2)、第三NMOS管(MN3)、第四NMOS管(MN4)、第五NMOS管(MN5)、第六NMOS管(MN6)、第七NMOS管(MN7)、第八NMOS管(MN8)、第九NMOS管(MN9)、第十NMOS管(MN10)、第十一NMOS管(MN11)、第十二NMOS管(MN12)、第十三NMOS管(MN13)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第四PMOS管(MP4)、第五PMOS管(MP5)、第六PMOS管(MP6)、第七PMOS管(MP7)和第八PMOS管(MP8)，第一PMOS管(MP1)的栅极作为所述延时模块的输入端，其漏极连接第八NMOS管(MN8)的漏极、第二NMOS管(MN2)和第二PMOS管(MP2)的栅极并通过电容(C)后连接电源电压(BIAS)，其源极连接第二PMOS管(MP2)、第三PMOS管(MP3)、第五PMOS管(MP5)和第七PMOS管(MP7)的源极以及第六NMOS管(MN6)的漏极并连接电源电压(BIAS)；第三NMOS管(MN3)的栅极连接第一使能信号(EN_B)，其漏极连接偏置电流(IB)，其源极连接第六NMOS管(MN6)的栅极、第四NMOS管(MN4)的栅极和漏极；第五NMOS管(MN5)的栅漏短接并连接第七NMOS管(MN7)、第九NMOS管(MN9)、第十一NMOS管(MN11)和第十三NMOS管(MN13)的栅极以及第四NMOS管(MN4)的源极，其源极连接第一NMOS管(MN1)、第二NMOS管(MN2)、第七NMOS管(MN7)、第九NMOS管(MN9)、第十一NMOS管(MN11)和第十三NMOS管(MN13)的源极以及第六PMOS管(MP6)的漏极并接地(GND)；第八NMOS管(MN8)的栅极连接第六NMOS管(MN6)的源极、第七NMOS管(MN7)的漏极、第十NMOS管(MN10)和第十二NMOS管(MN12)的栅极，其源极连接第九NMOS管(MN9)的漏极；第一NMOS管(MN1)的栅极连接第一使能信号的反相信号(‑EN_B)，其漏极连接第二PMOS管(MP2)和第十NMOS管(MN10)的漏极并连接所述幅度判断模块的控制端；第十NMOS管(MN10)的源极连接第十一NMOS管(MN11)的漏极；第十二NMOS管(MN12)的源极连接第十三NMOS管(MN13)的漏极，其漏极连接第六PMOS管(MP6)的栅极、第四PMOS管(MP4)的栅极和漏极；第五PMOS管(MP5)的栅极连接第三PMOS管(MP3)的栅极和漏极、第七PMOS管(MP7)的栅极和漏极以及第四PMOS管(MP4)和第八PMOS管(MP8)的源极，其漏极连接第六PMOS管(MP6)的源极和第八PMOS管(MP8)的栅极；第八PMOS管(MP8)的漏极连接第二NMOS管(MN2)的漏极并作为所述动态前沿消隐电路的输出端。