[发明专利]一种带反馈校正的多通道超声波任意波形信号发生器

摘要

本发明公开了一种带反馈校正的多通道超声波任意波形信号发生器，包括PC端、JTAG接口、FPGA、有源晶振、DAC模块、滤波模块、反馈模块和启动键；本发明采用DDS技术并行产生m路相位信号；并在滤波电路后加上反馈模块和反馈信号处理模块；其特点在于只用一个m路选择器和ADC模块对多路信号进行检测，大大降低了资源的消耗，使得结构更加紧凑；同时反馈信号处理模块能对多路信号实际初始相位进行检测；其仅用一个零点检测模块能依次得到所有通道初始相位并结合查表的方式进行振幅与相位的转换，极大地减少了反馈信号处理所占的资源。

主权项

1.一种带反馈校正的多通道超声波任意波形信号发生器，其特征在于，包括PC端、JTAG接口、FPGA、DAC模块、滤波模块、反馈模块；所述PC端通过JTAG接口将超声波波形的相位和幅值映射数据存储到m个波形查找表RAM中，其中m表示通道数，将幅值和相位映射数据存到两个相位查找表RAM中，第一相位查找表存储第一象限和第四象限的相位信息，第二相位查找表存储第二象限和第三象限的相位信息，相位信号和幅值信号的数据类型为二进制无符号数，定义最高位表示符号位，其余位表示数据位；所述FPGA通过JTAG接口接收相应RAM中的映射数据、通道控制信号、频率控制信号和初始相位信号；在FPGA内部利用DDS，根据通道控制信号和频率控制信号形成m个通道，m个通道的信号依次从相应的波形查找表中进行查找，得到相位所对应的幅值信号，再将幅值信号连接到DAC模块中进行数模转换，之后利用滤波模块对输出波形进行滤波，滤波后的各通道连接到反馈模块中；所述反馈模块由一个多路选择器和一个ADC模块组成；多路选择器与ADC模块依次对各通道进行采样，并将采样后的信号输送到FPGA内的反馈信号处理模块中；所述反馈信号处理模块包括缓存器、零点检测模块、相位补偿单元、相位差计算单元、状态检测单元和相位修正单元；所述零点检测模块由一个比较器和m位进制的计数器组成，零点检测模块的计数器开始计数，将采样到的幅值信号与m个通道中的最小幅值信号进行比较，若检测出幅值大于最小幅值则将幅值信号记作wi，由计数器得到其所对应的通道序号i，依次将其后m‑1个幅值信号记作：wi+1 wi+2 … wm w1 w2 … wi‑1，其所对应的通道序数记作：i+1 i+2 … 1 2 … i‑1；再依次取一个计数周期后各通道的值：w′i w′i+1 w′i+2 … w′m w′1 w′2 … w′i‑1；将所得的数据送到状态检测单元中，将各通道前一个幅值信号与后一个幅值信号相减，其最高位即符号位的值用A表示；若前一个幅值信号的幅值大于后一个幅值信号的幅值，则A＝0，若小于则A＝1；同时将m路幅值信号wi wi+1 wi+2 … wm w1 w2 … wi‑1送入相位补偿单元，利用查表法从相位查找表中获得相应的相位值，若A＝1，则从第一相位查找表中查询相应的相位值；若A＝0，则从第二相位查找表中查询相应的相位值；并对各通道的相位进行补偿；所述相位差计算单元将补偿后的相位值与预设的初始相位信号进行相减得到各通道相位差，其最高位即符号位的值用B表示；若补偿后的相位值大于初始相位，则B＝0，若小于则B＝1；再依据相位差计算单元来修改初始相位；B＝0则表示相位超前，B＝则表示相位滞后；若超前则根据相位修正单元将通道的初始相位减去该相位差，若滞后则根据相位修正单元将初始相位加上该相位差的补码，最后将其反馈给DDS进行修正。