[发明专利]半导体器件结构及其形成方法有效
| 申请号： | 201810754787.9 | 申请日： | 2018-07-11 |
| 公开（公告）号： | CN108417639B | 公开（公告）日： | 2018-11-23 |
| 发明（设计）人： | 黄海涛;张永熙;陈伟 | 申请（专利权）人： | 上海颛芯企业管理咨询合伙企业（有限合伙） |
| 主分类号： | H01L29/78 | 分类号： | H01L29/78;H01L21/336 |
| 代理公司： | 北京林达刘知识产权代理事务所(普通合伙) 11277 | 代理人： | 刘新宇 |
| 地址： | 200131 上海市浦东新区自由*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本公开涉及一种半导体器件结构及其形成方法。该方法包括：在衬底上依次生成第一和第二介质层；对第二介质层刻蚀处理形成第一注入区域；对第一注入区域第一离子注入处理形成掺杂区域；在第二介质层上依次生成第三和第四介质层；对第四介质层边墙刻蚀处理形成第二注入区域；对第二注入区域第二离子注入处理，在衬底中形成源极区域以及体区域。根据本公开的实施例，能够在衬底的第一注入区域上生成介质层，对介质层边墙刻蚀以形成第二注入区域并进行第二次离子注入，在衬底中形成半导体器件的源极区域以及体区域，从而准确控制源极区域及体区域，进而准确控制器件的沟道长度，提高MOS器件的性能。 | ||
| 搜索关键词： | 介质层 注入区域 衬底 源极区域 体区域 刻蚀 离子 半导体器件结构 准确控制 边墙 半导体器件 掺杂区域 沟道 | ||
【主权项】：
1.一种半导体器件结构的形成方法，其特征在于，包括：在衬底上依次生成第一介质层和第二介质层；对所述第二介质层进行刻蚀处理，形成第一注入区域；对所述第一注入区域进行第一离子注入处理，在所述衬底中形成掺杂区域；在所述第二介质层上依次生成第三介质层和第四介质层；对所述第四介质层进行边墙刻蚀处理，形成第二注入区域；对所述第二注入区域进行第二离子注入处理，在所述衬底中形成半导体器件的源极区域以及体区域，其中，所述体区域包括所述掺杂区域中除所述源极区域之外的区域。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海颛芯企业管理咨询合伙企业（有限合伙），未经上海颛芯企业管理咨询合伙企业（有限合伙）许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810754787.9/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
