[发明专利]金属栅极的形成方法以及半导体器件有效
| 申请号： | 201810778817.X | 申请日： | 2018-07-16 |
| 公开（公告）号： | CN110729183B | 公开（公告）日： | 2022-08-23 |
| 发明（设计）人： | 韩秋华;涂武涛;徐柯 | 申请（专利权）人： | 中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司 |
| 主分类号： | H01L21/28 | 分类号： | H01L21/28;H01L21/336;H01L29/423 |
| 代理公司： | 上海德禾翰通律师事务所 31319 | 代理人： | 侯莉 |
| 地址： | 201203 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种金属栅极的形成方法，包括：提供半导体衬底和层间介质层，层间介质层形成于半导体衬底上方；在层间介质层中形成第一凹槽；形成填充第一凹槽的伪栅；刻蚀形成第二凹槽，第二凹槽形成于伪栅上部的两侧，第二凹槽的一侧壁包括部分伪栅侧壁；去除伪栅以形成第三凹槽，第三凹槽包括第一凹槽和第二凹槽；和形成覆盖第三凹槽内表面的高k介电层，并向第三凹槽内填充金属材料，以形成金属栅极，金属栅极包括高k介电层和金属材料。本发明可以有效避免金属栅极内部出现孔洞、位错等缺陷。 | ||
| 搜索关键词： | 金属 栅极 形成 方法 以及 半导体器件 | ||
【主权项】：
1.一种金属栅极的形成方法，其特征在于，包括：/n提供半导体衬底和层间介质层，所述层间介质层形成于所述半导体衬底上方；/n在所述层间介质层中形成第一凹槽；/n形成填充所述第一凹槽的伪栅；/n刻蚀形成第二凹槽，所述第二凹槽形成于所述伪栅上部的两侧，所述第二凹槽的一侧壁包括部分所述伪栅侧壁；/n去除所述伪栅以形成第三凹槽，所述第三凹槽包括所述第一凹槽和所述第二凹槽；和/n形成覆盖所述第三凹槽内表面的高k介电层，并向所述第三凹槽内填充金属材料，以形成金属栅极，所述金属栅极包括所述高k介电层和所述金属材料。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司，未经中芯国际集成电路制造（上海）有限公司;中芯国际集成电路制造（北京）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810778817.X/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
