[发明专利]一种基于SERDES电路产生C_PHY信号的装置

摘要

本发明涉及C_PHY信号技术领域，具体涉及一种基于SERDES电路产生C_PHY信号的装置。包括集成于FPGA内部的第一CML电路和第二CML电路，FPGA具有第一P端和第一N端、第二P端和第二N端、LP信号输出端和共模电压调整信号输入端，第一CML电路与第二CML电路并联，第一P端与第二P端连接作为C_PHY信号的HS信号输出端，FPGA的LP信号输出端后串联有C_PHY信号LP输出电路，作为C_PHY信号的LP信号输出端，FPGA的共模电压调整信号输入端处连接有共模电压调整电路，共模电压调整电路的另一端与C_PHY信号的HS信号输出端连接。本装置能基于FPGA实现C_PHY信号输出，其除了比使用SSD2830占用的FPGA管脚数量少，出相同的C_PHY信号，其采用的IO管脚大大减少，并节省了成本，不受运放带宽的限制。

主权项

1.一种基于SERDES电路产生C_PHY信号的装置，其特征在于，包括集成于FPGA内部的第一CML电路和第二CML电路，所述FPGA具有供第一CML电路输出的第一P端(5)和第一N端、供第二CML电路输出的第二P端(6)和第二N端、LP信号输出端和共模电压调整信号输入端，所述第一CML电路与第二CML电路并联，所述第一P端(5)与第二P端(6)连接作为C_PHY信号的HS信号输出端，FPGA的所述LP信号输出端后串联有C_PHY信号LP输出电路，所述C_PHY信号LP输出电路的输出端作为C_PHY信号的LP信号输出端，FPGA的所述共模电压调整信号输入端处连接有共模电压调整电路，所述共模电压调整电路的另一端与C_PHY信号的HS信号输出端连接。