[发明专利]一种数字域内实现相关双采样的降采样滤波器有效
申请号: | 201810796416.7 | 申请日: | 2018-07-19 |
公开(公告)号: | CN108881754B | 公开(公告)日: | 2020-07-31 |
发明(设计)人: | 唐枋 | 申请(专利权)人: | 重庆湃芯创智微电子有限公司 |
主分类号: | H04N5/378 | 分类号: | H04N5/378;H04N5/3745 |
代理公司: | 暂无信息 | 代理人: | 暂无信息 |
地址: | 401332 重庆*** | 国省代码: | 重庆;50 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种数字域内实现相关双采样的降采样滤波器;包括,累加器、加法器、寄存器、阵列的缓冲区、减法器;其中,累加器的输入端接入BWI信号,BWI信号是一个使能信号,控制的是一个按位取反的结构,这个信号可以控制BS信号直接输入这个结构或者经过一个反相器之后输入;累加器的输出端连接加法器,加法器连接寄存器,寄存器输出连接阵列的缓冲区,阵列的缓冲区连接减法器,对信号进行补偿;累加器和寄存器分别输出复位使能信号RST1和RST2。将按位取反的结构提前,使用更少的MOS管,更低的功率达到同样的滤波效果。实现时,针对图像传感器的需求所提出的相关双采样降采样滤波器的结构可以有效地减少低频率噪声,减小电路面积,降低功耗。 | ||
搜索关键词: | 一种 数字 域内 实现 相关 采样 滤波器 | ||
【主权项】:
1.一种数字域内实现相关双采样的降采样滤波器,其特征在于:包括,累加器、加法器、寄存器、阵列的缓冲区、减法器;其中,累加器的输入端接入BWI信号,BWI信号是一个使能信号,控制的是一个按位取反的结构,这个信号可以控制BS信号直接输入这个结构或者经过一个反相器之后输入;累加器的输出端连接加法器,加法器连接寄存器,寄存器输出连接阵列的缓冲区,阵列的缓冲区连接减法器,对信号进行补偿;累加器和寄存器分别输出复位使能信号RST1和RST2。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于重庆湃芯创智微电子有限公司,未经重庆湃芯创智微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810796416.7/,转载请声明来源钻瓜专利网。
- 上一篇:一种大面阵图像传感器列线数据输出系统及输出方法
- 下一篇:一种分体式电视