[发明专利]半导体器件的评估方法有效
| 申请号： | 201810799303.2 | 申请日： | 2018-07-19 |
| 公开（公告）号： | CN109101699B | 公开（公告）日： | 2022-12-20 |
| 发明（设计）人： | 万宁;李科;丛密芳;任建伟;李永强;李浩;宋李梅;黄苒;赵博华;苏畅;杜寰 | 申请（专利权）人： | 北京顿思集成电路设计有限责任公司 |
| 主分类号： | G06F30/398 | 分类号： | G06F30/398 |
| 代理公司： | 北京成创同维知识产权代理有限公司 11449 | 代理人： | 蔡纯;张靖琳 |
| 地址： | 102600 北京市大兴区经济技术*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明提供半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及根据基区寄生电阻评估所述半导体器件的可靠性。可根据所述基区寄生电阻评估所述半导体器件抗驻波能力、抗浪涌能力以及防静电放电能力。 | ||
| 搜索关键词： | 半导体器件 评估 方法 | ||
【主权项】：
1.一种半导体器件的评估方法，所述半导体器件包括衬底、以及位于所述衬底中的源区、漏区和沟道，所述方法包括如下步骤：获得半导体器件中寄生晶体管的二次击穿等效电路模型，其中，将源区、漏区和沟道分别等效为寄生晶体管的发射区、集电区和基区；根据寄生晶体管的二次击穿等效电路模型计算基区寄生电阻；以及根据基区寄生电阻评估所述半导体器件的可靠性。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京顿思集成电路设计有限责任公司，未经北京顿思集成电路设计有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810799303.2/，转载请声明来源钻瓜专利网。
