[发明专利]一种氮化镓基宽摆幅线性化器件及制作方法有效
申请号: | 201810811364.6 | 申请日: | 2018-07-23 |
公开(公告)号: | CN109244038B | 公开(公告)日: | 2021-08-13 |
发明(设计)人: | 马晓华;杨凌;王瑞泽;郝跃;周小伟;祝杰杰;侯斌;宓珉翰 | 申请(专利权)人: | 西安电子科技大学 |
主分类号: | H01L21/8252 | 分类号: | H01L21/8252;H01L27/06 |
代理公司: | 西安嘉思特知识产权代理事务所(普通合伙) 61230 | 代理人: | 闫家伟 |
地址: | 710071*** | 国省代码: | 陕西;61 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明涉及一种氮化镓基宽摆幅线性化器件的制作方法,包括步骤:刻蚀AlGaN势垒层,在GaN缓冲层上形成PIN二极管制作区域;在刻蚀后的AlGaN势垒层上制作AlGaN/GaN HEMT器件,测试得到AlGaN/GaN HEMT器件的输入阻抗;在PIN二极管制作区域制作PIN二极管,使得PIN二极管的输出阻抗与输入阻抗共轭匹配;在PIN二极管和AlGaN/GaN HEMT器件上制作互联层,得到宽摆幅线性化器件。本发明实施例在功率放大器前加入PIN二极管,既可以实现电路宽摆幅,又可以提高功率放大器的线性度。 | ||
搜索关键词: | 一种 氮化 镓基宽摆幅 线性化 器件 制作方法 | ||
【主权项】:
1.一种氮化镓基宽摆幅线性化器件的制作方法,其特征在于,所述宽摆幅线性化器件在包含衬底层(101)、成核层(102)、GaN缓冲层(103)和AlGaN势垒层(104)的样片上制作而成,所述制作方法包括:S1、刻蚀所述AlGaN势垒层(104),在所述GaN缓冲层(103)上形成PIN二极管制作区域(105);S2、在刻蚀后的所述AlGaN势垒层(104)上制作AlGaN/GaN高电子迁移率晶体管,测试得到所述AlGaN/GaN高电子迁移率晶体管的输入阻抗;S3、在所述PIN二极管制作区域(105)制作PIN二极管,使得所述PIN二极管的输出阻抗与所述输入阻抗共轭匹配;S4、在所述PIN二极管和所述AlGaN/GaN高电子迁移率晶体管上制作互联层(402),得到宽摆幅线性化器件。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于西安电子科技大学,未经西安电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810811364.6/,转载请声明来源钻瓜专利网。
- 上一篇:脆性材料基板裂片装置及使用所述装置的裂片方法
- 下一篇:显示面板及其制造方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造