[发明专利]一种正余弦计算的硬件实现方法

摘要

本发明一种正余弦计算的硬件实现方法属于中等功率永磁同步电机控制技术领域。本发明通过CORDIC迭代算法的基本原理，设计反馈结构，此结构只设计一级运算迭代单元，本级输出作为本级的输入，通过一级迭代完成运算，完成一次CORDIC运算需要多个时钟周期。本发明通过硬件实现，仅采用硬件加法和移位计算，非常适合FPGA硬件实现，节省硬件资源和开销。同时本发明得到的IP软核下载到FPGA芯片后相当于硬件ASIC，方便控制系统调用。

主权项

1.一种正余弦计算的硬件实现方法，应用在可编程逻辑阵列FPGA上，其特征在于，所述方法采取如下步骤：1)向可编程逻辑阵列FPGA输入旋转角θ，可编程逻辑阵列FPGA通过象限转换单元判断该旋转角θ所在的象限，记录该旋转角θ的象限标志号Q1Q2，当该旋转角θ为0°≤θ≤90°时，则Q1Q2＝00；当该旋转角θ为90°＜θ≤180°，则Q1Q2＝01；当该旋转角θ为180°＜θ≤270°时，则Q1Q2＝10；当该旋转角θ为270°＜θ≤360°，则Q1Q2＝11；同时可编程逻辑阵列FPGA将该旋转角θ转换为位于0°≤θ≤90°之间的等效角；2)可编程逻辑阵列FPGA将位于0°≤θ≤90°之间的等效角送入CORDIC算法单元进行计算，利用可编程逻辑阵列FPGA内的硬件加法器和移位操作来实现所述CORDIC算法单元，CORDIC算法单元采用迭代算法，移位的位数等于当前的迭代级数，CORDIC算法单元中加减法的选择由该级中Z的最高位即符号位来决定，CORDIC算法单元通过迭代计算得到下一级的x、y、z的值；CORDIC算法单元经过N级运算后，z的值变为0，x和y的值则为旋转角θ的余弦和正弦值；CORDIC算法单元中主要包括2个移位器，2个加法器或2个减法器，可编程逻辑阵列FPGA将CORDIC算法单元得到的结果送入后置处理单元，CORDIC算法单元得到的结果依据象限标志号Q1Q2进行转换输出；后置处理单元的功能为：当Q1Q2＝00时，可编程逻辑阵列FPGA直接输出正弦和余弦函数值；当Q1Q2＝01时，可编程逻辑阵列FPGA输出余弦函数值等于CORDIC算法单元的y值的相反数，输出正弦函数值等于CORDIC算法单元的x值；当Q1Q2＝10时，可编程逻辑阵列FPGA输出余弦函数值等于CORDIC算法单元的x值的相反数，输出正弦函数值等于CORDIC算法单元的y值的相反数；当Q1Q2＝11时，可编程逻辑阵列FPGA输出余弦函数值等于CORDIC算法单元的y值，输出正弦函数值等于CORDIC算法单元的x值的相反数。