[发明专利]一种用于集成电路芯片最终测试的优化调度方法

摘要

本发明涉及到一种用于集成电路芯片最终测试的优化调度方法，属于电子产品车间生产过程的智能优化调度技术领域。本发明以大批量集成电路芯片最终测试的过程为数学模型和优化目标，针对该模型提出了混合分布估计算法对其进行相应的优化；其中调度模型根据集成电路芯片的测试时间来建立，优化目标为最小化总测试时间。本发明可以在较短时间内对集成电路芯片最终测试提供具体实施方案，从而缩短其测试时间，最大化其生产效益。

主权项

1.一种用于集成电路芯片最终测试的优化调度方法，其特征在于：以集成电路芯片的测试过程建立模型，以总测试时间Cj为优化目标，并利用混合分布估计算法对Cj进行相应的优化；具体过程如下：假设具有同等测试时间的集成电路芯片才可以组批，即相同族中的集成电路芯片才可以组批，不同族中的集成电路芯片必须分放于不同批，先根据集成电路芯片测试时间不同而将其分为不同的族，再对各族分别进行组批，然后对所有批进行排序；针对各族中的集成电路芯片满足以下约束：cti≤cts i＝1，2…s      ④其中，n表示集成电路芯片数，m表示集成芯片的附属资源种类，s表示批次，表示第j个集成电路芯片所需第k种附属资源的数量，T_k表示第k种附属资源可利用的数量，B表示批量测试机的最大容量，ct_i表示第i批的测试时间，ct_s表示批量测试机的的测试时间，x_ij＝1则表示集成电路芯片j被分配到第i批进行测试，否则x_ij＝0；公式①确保每批中集成电路芯片所需不同附属资源数量都不超过其可利用数量，公式②确保每批集成电路芯片所需附属资源总数不大于批量测试机的最大容量，公式③保证所有集成电路芯片会被分配到某个批次中进行测试，公式④为每批的测试时间不能超过批量测试机的测试时间。