[发明专利]用于在加速器设备中提供高效内核供应的技术在审
| 申请号： | 201810846889.3 | 申请日： | 2018-07-27 |
| 公开（公告）号： | CN109426452A | 公开（公告）日： | 2019-03-05 |
| 发明（设计）人： | E·库斯托迪奥;S·M·巴列;F·G·贝尔纳特;S·普特尔斯基;J·格雷科;H·米切尔 | 申请（专利权）人： | 英特尔公司 |
| 主分类号： | G06F3/06 | 分类号： | G06F3/06 |
| 代理公司： | 永新专利商标代理有限公司 72002 | 代理人： | 刘瑜;王英 |
| 地址： | 美国加*** | 国省代码： | 美国;US |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 用于在加速器设备中提供高效供应的技术包括加速器板。加速器板包括存储器以及耦合至所述存储器的加速器设备。加速器设备用于利用第一比特流来对其自身进行配置以建立第一内核，执行所述第一内核以产生输出数据，将输出数据写入所述存储器，利用第二比特流来对其自身进行配置以建立第二内核，以及执行所述第二内核，其中，将所述存储器中的输出数据用作对第二内核的输入数据。还描述并要求保护了其他实施例。 | ||
| 搜索关键词： | 加速器 内核 存储器 输出数据 比特流 耦合 配置 写入 | ||
【主权项】：
1.一种加速器板，包括：存储器；耦合至所述存储器的加速器设备，其中，所述加速器设备用于：(i)利用第一比特流来配置所述加速器设备以建立第一内核；(ii)执行所述第一内核以产生输出数据；(iii)将所述输出数据写入所述存储器；(iv)利用第二比特流来配置所述加速器设备以建立第二内核；以及(v)执行所述第二内核，其中，所述存储器中的所述输出数据被用作对所述第二内核的输入数据。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于英特尔公司，未经英特尔公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810846889.3/，转载请声明来源钻瓜专利网。
