[发明专利]半导体存储装置

摘要

实施方式提供一种能够缩短对存储单元的访问时间的半导体存储装置。一实施方式的半导体存储装置的第1、第2、第4晶体管包含共通连接于第1节点的第1端。第1及第2晶体管分别包含被供给相互相等的第1及第2电压的第2端。第4晶体管包含被输入与具有互不相同的极性的第3晶体管的栅极相同的信号的栅极，且可将第1及第2节点之间连接。第5晶体管包含连接于读出节点的第1端、及连接于具有与第2节点相互反转的逻辑电平的第3节点的栅极。锁存电路根据是否被置位而将第1晶体管切换为接通状态或断开状态。控制部在使第2、及第4晶体管分别为断开状态及接通状态的动作时，根据读出节点的逻辑电平来判定锁存电路是否被置位。

主权项

1.一种半导体存储装置，具备：块解码器，包含读出节点；及控制部；所述块解码器包含：第1晶体管，包含电连接于第1节点的第1端、及被供给第1电压的第2端；第2晶体管，包含电连接于所述第1节点的第1端、及被供给与所述第1电压相等的第2电压的第2端；第3晶体管，包含被供给比所述第1电压及所述第2电压大的第3电压的第1端、及电连接于第2节点的第2端；第4晶体管，包含电连接于所述第1节点的第1端、及被输入与所述第3晶体管的栅极相同的信号的栅极，可将所述第1节点与所述第2节点之间电连接，且具有与所述第3晶体管互不相同的极性；第5晶体管，包含电连接于所述读出节点的第1端、及电连接于具有与所述第2节点相互反转的逻辑电平的第3节点的栅极；及锁存电路，根据是否被置位而将所述第1晶体管切换为接通状态或断开状态；所述控制部在使所述第2晶体管及所述第3晶体管为断开状态且使所述第4晶体管为接通状态的动作时，根据基于所述读出节点的电压的逻辑电平，判定所述锁存电路是否被置位。