[发明专利]用于人工智能设备的核心计算单元处理器及加速处理方法有效
| 申请号： | 201810863952.4 | 申请日： | 2018-08-01 |
| 公开（公告）号： | CN110796244B | 公开（公告）日： | 2022-11-08 |
| 发明（设计）人： | 李云鹏;倪岭;邹云晓;邵平平;郑金山 | 申请（专利权）人： | 上海天数智芯半导体有限公司 |
| 主分类号： | G06N3/063 | 分类号： | G06N3/063 |
| 代理公司： | 南京钟山专利代理有限公司 32252 | 代理人： | 戴朝荣 |
| 地址： | 201100 *** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种用于人工智能设备的核心计算单元处理器及处理方法，所述处理器设有多个神经元，其特征在于，所述神经元由多个乘加器组组成，所述乘加器组包括多个乘加器单元，所述乘加器单元具有累加、最大值和最小值的操作功能，各神经元内的乘加器组数量相同，各乘加器组内的乘加器单元数量相同，一个神经元内的乘加器组共享相同的输入激活数据，一个神经元内的乘加器组处理不同的内核权重数据，但不同神经元内相同位序的乘加器组处理同一内核权重数据，各个乘加器组之间没有数据转换。本发明以重复使用权重和激活的方式来安排内核，可快速地从缓存中获取数据并将它们广播到多个乘加器MAC中，以获得的更高的处理效率，降低功耗。 | ||
| 搜索关键词： | 用于 人工智能 设备 核心 计算 单元 处理器 加速 处理 方法 | ||
【主权项】：
1.一种用于人工智能设备的核心计算单元处理器，设有多个神经元，其特征在于，所述神经元由多个乘加器组组成，所述乘加器组包括多个乘加器单元，所述乘加器单元具有累加、最大值和最小值的操作功能，各神经元内的乘加器组数量相同，各乘加器组内的乘加器单元数量相同，一个神经元内的乘加器组共享相同的输入激活数据，一个神经元内的乘加器组处理不同的内核权重数据，但不同神经元内相同位序的乘加器组处理同一内核权重数据，各个乘加器组之间没有数据转换。/n
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海天数智芯半导体有限公司，未经上海天数智芯半导体有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810863952.4/，转载请声明来源钻瓜专利网。
