[发明专利]一种基于马赫泽德尔干涉结构的高精度光纤传感器

摘要

本发明的一种基于马赫泽德尔干涉结构的高精度光纤传感器属于光纤传感器技术领域。其主要结构有泵浦源(1)、第一光耦合器(2)、光波分复用器(3)等，本发明用正弦信号作为调制信号，不会产生高频干扰，具有工作更可靠、传感精度高、应用范围广等特点。

主权项

1.一种基于马赫泽德尔干涉结构的高精度光纤传感器，其结构有，泵浦源(1)与第一光耦合器(2)的输入端相连，第一光耦合器(2)的90％输出端与光波分复用器(3)的980nm端相连，光波分复用器(3)的1550nm端与缠绕在第一压电陶瓷(12)上的光纤的一端相连，缠绕在第一压电陶瓷(12)上的光纤的另一端与第一光隔离器(11)的输入端相连，第一压电陶瓷(12)的控制端与第一PZT驱动电路(13)的输出端口相连，第一PZT驱动电路(13)的输入端与数模转换电路(14)的输出端口相连，数模转换电路(14)的输入端口与单片机(20)相连；第一光隔离器(11)的输出端与光滤波器(10)的光输入端相连，光滤波器(10)的电控制端与单片机(20)相连，光滤波器(10)的光输出端与光环形器(8)的第一端口相连，光环形器(8)的第二端口与布拉格光栅组(9)的一端相连，光环形器(8)的第三端口与第三光耦合器(6)的输入端相连，第三光耦合器(6)的90％输出端与第二光隔离器(5)的输入端相连，第二光隔离器(5)的输出端与掺铒光纤(4)的一端相连，掺铒光纤(4)的另一端与光波分复用器(3)的公共端相连；第三光耦合器(6)的10％输出端与第四光耦合器(7)的输入端相连，第四光耦合器(7)的一个输出端与第五光耦合器(26)的一个输入端相连，第四光耦合器(7)的另一个输出端与缠绕在第二压电陶瓷(25)上的光纤的一端相连，缠绕在第二压电陶瓷(25)上的光纤的另一端与第五光耦合器(26)的另一个输入端相连，第五光耦合器(26)的输出端与第二光电转换电路(27)的输入端相连；其特征在于，结构还有，第二光电转换电路(27)的输出端与函数变换电路(28)的输入端相连，函数变换电路(28)的输出端与自适应幅度归一电路(29)的一个输入端相连，自适应幅度归一电路(29)的输出端与相位比较电路(30)的一个输入端相连；可控频率源(23)的输入端与单片机(20)相连，可控频率源(23)的输出端与相位比较电路(30)的另一个输入端相连，相位比较电路(30)的输出端与单片机(20)相连；可控频率源(23)的输出端还与第二PZT驱动电路(24)的输入端相连，第二PZT驱动电路(24)的输出端与第二压电陶瓷(25)的控制端相连；第一光耦合器(2)的10％输出端与第二光耦合器(17)的一个输入端相连，第二光耦合器(17)的另一个输入端与无水乙醇填充光子晶体光纤(16)的一端相连，无水乙醇填充光子晶体光纤(16)的另一端与第二光耦合器(17)的一个输出端相连，第二光耦合器(17)的另一个输出端与第一光电转换电路(18)的输入端相连，第一光电转电路(18)的输出端与模数转换电路(19)的输入端相连，模数转换电路(19)的输出端与单片机(20)相连；单片机(20)还分别与输入按键(15)、串口通信模块(21)、显示屏(22)相连；所述的函数变换电路(28)的结构为,电容C3的一端与三角函数转换器U1的管脚12及电阻R2的一端相连，电容C3的另一端作为函数变换电路(28)的输入端，记为端口ACOS_in，与第二光电转换电路(27)的输出端相连；电阻R2的另一端接地；三角函数转换器U1的管脚2、3、4、5、8、11、13接地，管脚9、10与电容C2的一端及‑12V电源相连，电容C2的另一端接地；三角函数转换器U1的管脚6与管脚7相连，管脚16与+12V电源及电容C1的一端相连，电容C1的另一端接地；三角函数转换器U1的管脚1与滑动变阻器W1的滑动端相连，滑动变阻器W1的一端与电阻R1的一端相连，电阻R1的另一端与三角函数转换器U1的管脚14相连，滑动变阻器W1的滑动端作为函数变换电路(28)的输出端，记为端口ACOS_out，与自适应幅度归一电路(29)的输入端相连；所述的三角函数转换器U1的型号为AD639；所述的自适应幅度归一电路(29)的结构为，电容C9的一端与电阻R3的一端及芯片U2的管脚3相连，电阻R3的另一端接地，电容C9的另一端作为自适应幅度归一电路(29)的输入端，记为端口ADAPT_in，与函数变换电路(28)的端口ACOS_out相连；芯片U2的管脚1、管脚7、管脚8、管脚14均接地，管脚2与管脚4均与+5V电源相连，管脚11与管脚12相连并与电容C5的一端及+5V电源相连，电容C5的另一端接地；芯片U2的管脚13与电容C4的一端相连，电容C4的另一端接地；芯片U2的管脚9与电容C6的一端相连，电容C6的另一端接地；芯片U2的管脚5与电阻R12及电阻R11的一端相连，电阻R12的另一端接地，电阻R11的另一端与运放U4的输出端及电容C8的一端相连，运放U8的正电源端接+5V电源，负电源端接地；电容C8的另一端与电阻R10的一端相连，电阻R10的另一端与运放U4的同相输入端相连；运放U4的反相输入端与滑动变电阻器W3的滑动端相连，滑动变阻器W3的一端与+5V电源相连，滑动变阻器W3的另一端接地；电容C7的一端与电阻R9的一端及运放U4的同相输入端相连，电容C7的另一端接地，电阻R9的另一端与电阻R7的一端及运放U3的输出端相连，电阻R7的另一端与运放U3的反相输入端相连；电阻R8的一端与运放U3的同相输入端相连，另一端接地；运放U3的正电源端接+5V电源，负电源端接地；芯片U2的管脚10作为自适应幅度归一电路(29)的输出端，记为端口ADAPT_out，与相位比较电路(30)的一个输入端相连；芯片U2的管脚10与二极管D1的正极相连，二极管D1的负极与电阻R4的一端相连，电阻R4的另一端与电阻R5的一端及运放U3的反相输入端相连，电阻R5的另一端与二极管D2的正极相连，二极管D2的负极与滑动变阻器W2的滑动端相连；滑动变阻器W2的一端与二极管D3的负极相连并接地，滑动变阻器W2的另一端与电阻R6的一端及二极管D3的正极相连，电阻R6的另一端接‑5V电源；所述的芯片U2是可变增益放大器芯片，型号是AD8367；所述的相位比较电路(30)的结构为，电容C10的一端与运放U5的同相输入端及电阻R13的一端相连，电容C10的另一端作为相位比较电路(30)的一个输入端，记为端口PHASE_in1，与自适应幅度归一电路(29)的端口ADAPT_out相连；电阻R13的另一端接地；运放U5的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U6A的CLK端；D触发器U6A的D端口接地；电容C11一端接地，另一端接D触发器U6A的PR端；电阻R14一端接D触发器U6A的PR端，另一端接D触发器U6A的Q端；D触发器U6A的CLR端接+5V电源，D触发器U6A的Q非端接D触发器U8A的PR端；电容C12的一端与运放U7的同相输入端及电阻R15的一端相连，电容C12的另一端作为相位比较电路(30)的另一个输入端，记为端口PHASE_in2，与可控频率源(23)的端口SineM_out相连；电阻R15的另一端接地；运放U7的正电源端接+5V电源，负电源端接地，反相输入端接地，输出端接D触发器U6B的CLK端；D触发器U6B的D端口接地；电容C13一端接地，另一端接D触发器U6B的PR端；电阻R16一端接D触发器U6B的PR端，另一端接D触发器U6B的Q端；D触发器U6B的CLR端接+5V电源，D触发器U6B的Q非端接D触发器U8A的CLR端；D触发器U8A的D端和CLK端均接地，Q端作为相位比较电路(30)的输出端，记为端口PHASE_out，与单片机(20)的输入端相连；所述的可控频率源(23)的结构为，电阻R17的一端接+12V电源，另一端接三极管Q1的基极；电阻R18的一端接三极管Q1的基极，另一端接地；电阻R19的一端接+12V，另一端接三极管Q1的集电极；电解电容C15的正极接三极管Q1的集电极，负极接三极管Q2的基极；电阻R20的一端接三极管Q1的发射极，另一端接电解电容C14的正极；电阻R21的一端接电解电容C14的正极，另一端接地；电解电容C14的负极接地；电阻R22的一端接+12V电源，另一端接三极管Q2的基极；电阻R23的一端接三极管Q2的基极，另一端接地；电阻R24的一端接+12V电源，另一端接三极管Q2的集电极；电阻R25的一端接三极管Q2的发射极，另一端接地；电解电容C16的正极接三极管Q2的发射极，负极接地；电解电容C17的正极接三极管Q2的集电极，负极接热敏电阻Rt1的一端；热敏电阻Rt1的另一端接三极管Q1的发射极；电解电容C18正极接三极管Q2的集电极，负极接芯片U9的管脚2；电容C19的一端接芯片U9的管脚3，另一端接芯片U10的管脚2；电容C20的一端接芯片U10的管脚2，另一端接地；电解电容C21的正极接芯片U10的管脚2，负极接三极管Q1的基极；电容C22的一端接芯片U9的管脚5，另一端接地；电容C23的一端接芯片U10的管脚5，另一端接地；芯片U9的管脚1和管脚10接+5V电源，管脚4和管脚6接地；管脚9接电阻R26的一端，管脚8接电阻R27的一端，管脚7接电阻R28的一端；电阻R26的另一端作为可控频率源(23)的一个输入端口，记为端口SineM_in1；电阻R27的另一端作为可控频率源(23)的另一个输入端口，记为端口SineM_in2；端口SineM_in1和端口SineM_in2与单片机18的输入端相连；电阻R28的另一端接+5V电源；芯片U10的管脚1和管脚10接+5V电源，管脚4和管脚6接地；管脚9接电阻R29的一端，管脚8接电阻R30的一端，管脚7接电阻R31的一端；电阻R29的另一端接端口SineM_in1；电阻R30的另一端接端口SineM_in2；电阻R31的另一端接+5V电源；电解电容C18的负极作为可控频率源(23)的输出端口，记为SineM_out；所述的芯片U9和芯片U10的型号均为AD5272‑50。