[发明专利]一种适用于神经网络的乘加计算方法和计算电路

摘要

本发明提出一种适用于神经网络的乘加计算方法和计算电路，涉及模拟集成电路技术领域，实现了低功耗、高速度完成神经网络大规模乘加计算。乘加计算电路包括乘法计算电路阵列和累加计算电路。乘法计算电路阵列由M组乘法计算电路组成，每组乘法计算电路由一个乘法阵列单元和八个选择移位单元组成，采用片上训练实时量化乘法阵列单元阶数，为选择移位单元提供共享输入，实现运算速率的提高及功耗的降低；累加计算电路由延时累加电路、TDC转换电路和相加移位电路串联构成。延时累加电路包含8条可控延时链，动态控制迭代次数，在时间域内对数据多次累加，满足不同网络层计算规模的差异性，节省硬件存储空间、降低计算复杂度、减小数据调度。

主权项

1.一种适用于神经网络的乘加计算电路，其特征在于：包括乘法计算电路阵列和累加计算电路；所述乘法计算电路阵列由M组结构相同的乘法计算电路级联而成；所述各组乘法计算电路用于将神经网络的输入数据与神经网络权重系数相乘，并将所得乘积各bit位上的数据依次输入到累加计算电路中；所述累加计算电路，用于在时间域内对乘法计算电路阵列输出的各组乘积中各bit位上的数据进行累加，并对所得时间量化的结果进行模数转换相加移位操作得到神经网络的输出数据；所述乘法计算电路阵列有2M组输入端和M组输出端；所述累加计算电路有M组输入端和一组输出端；累加计算电路的M组输入端分别和乘法计算电路阵列的M组输出端对应相连；第m组乘法计算电路的第一输入端输入第m输入数据，这是1个8bit位数据；第m组乘法计算电路的第二输入端输入第m组权重系数，包括8个8bit位数据，分别是第m组第一权重系数、第m组第二权重系数、第m组第三权重系数、第m组第四权重系数、第m组第五权重系数、第m组第六权重系数、第m组第七权重系数和第m组第八权重系数；第m组乘法计算电路的输出端输出第m组乘积，包括8组数据，分别是第m组第一乘积、第m组第二乘积、第m组第三乘积、第m组第四乘积、第m组第五乘积、第m组第六乘积、第m组第七乘积，第m组第八乘积；第m组第一乘积到第八乘积中都包含8个1bit位数据；n

下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。 免登录下载普通用户下载升级VIP会员，免费下载

该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于东南大学，未经东南大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】

本文链接：http://www.vipzhuanli.com/patent/201810894109.2/，转载请声明来源钻瓜专利网。