[发明专利]一种高电源抑制比的带隙基准源

摘要

一种高电源抑制比的带隙基准源，属于电子电路技术领域。包括电源自偏置模块、启动模块、带隙基准核心模块和偏置模块，电源自偏置电路将电源电压通过第七NMOS管转换为第一电源轨信号作为偏置模块的电源轨，启动模块和电源自偏置模块一起为偏置模块建立偏置，偏置模块为带隙基准核心模块提供偏置；启动电路的第二开关管和第三开关管在电源建立的时候工作防止整个电路停留在零状态，在电路进入正常工作状态之后退出；启动电路中的电阻网络用于调整带隙基准核心模块的负温度系数电压，调整之后的负温度系数电压与带隙基准核心模块产生的正温度系数电压叠加产生基准电压。本发明具有更高的电源抑制能力、结构简单、精度高和稳定性高的特点。

主权项

1.一种高电源抑制比的带隙基准源，其特征在于，包括电源自偏置模块、启动模块、带隙基准核心模块和偏置模块，所述电源自偏置模块包括第一电阻(R1)、第二电阻(R2)、第一PMOS管(MP1)、第二PMOS管(MP2)、第三PMOS管(MP3)、第一电容(C1)、第二电容(C2)、第七NMOS管(MNH1)和第一开关管，电源电压(VDD)通过第一电阻(R1)和第二电阻(R2)的串联结构后产生第七NMOS管(MNH1)的栅极偏置信号连接第七NMOS管(MNH1)的栅极并通过第一电容(C1)后接地(GND)；第七NMOS管(MNH1)的漏极连接电源电压(VDD)，其源极输出第一电源轨信号(VDD1)作为所述偏置模块的电源轨；第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)接成二极管连接形式并依次串联，第七NMOS管(MNH1)的栅极偏置信号经过第一PMOS管(MP1)、第二PMOS管(MP2)和第三PMOS管(MP3)的串联结构再流经第一开关管后接地(GND)；第二电容(C2)接在第一开关管的控制端和地(GND)之间；所述启动模块包括第二开关管和第三开关管以及包括第三电阻(R3)、第五电阻(R5)、第六电阻(R6)、第七电阻(R7)、第八电阻(R8)、第九电阻(R9)和第十电阻(R10)的电阻网络，第二开关管和第三开关管分别与第一开关管构成电流镜，在上电阶段导通第二开关管和第三开关管从而产生第一启动信号和第二启动信号，上电完成后关断第二开关管和第三开关管；第三电阻(R3)的一端连接所述第二启动信号，其另一端连接第五电阻(R5)的一端并作为所述电阻网络的输入端；第六电阻(R6)的一端连接第五电阻(R5)的另一端和所述第一启动信号，其另一端连接第七电阻(R7)的一端和第八电阻(R8)的一端；第九电阻(R9)的一端连接第十电阻(R10)的一端、第七电阻(R7)的另一端和第八电阻(R8)的另一端，其另一端连接第十电阻(R10)的另一端并接地(GND)；所述电源自偏置模块和所述启动模块为所述偏置模块建立偏置，所述偏置模块为所述带隙基准核心模块提供偏置；所述带隙基准核心模块用于产生正温度系数电压和负温度系数电流，所述负温度系数电流连接所述电阻网络的输入端并在所述电阻网络上产生负温度系数电压，所述负温度系数电压与所述正温度系数电压叠加产生基准电压(V_REF)。