[发明专利]一种多FPGA多通道采集系统的三维映射同步方法有效
申请号: | 201810916184.4 | 申请日: | 2018-08-13 |
公开(公告)号: | CN108959656B | 公开(公告)日: | 2021-03-30 |
发明(设计)人: | 赵禹;杨扩军;叶芃;曾浩;蒋俊 | 申请(专利权)人: | 电子科技大学 |
主分类号: | G06F16/27 | 分类号: | G06F16/27 |
代理公司: | 成都行之专利代理事务所(普通合伙) 51220 | 代理人: | 温利平 |
地址: | 611731 四川省成*** | 国省代码: | 四川;51 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种多FPGA多通道采集系统的三维映射同步方法,通过同时开启每一列矢量映射过程来实现单片映射FPGA内不同通道之间矢量映射的同步,待所有映射FPGA均完成三维映射后,主控FPGA发送all_channel_dpx_over信号作为各个映射FPGA状态机跳转的条件,实现映射FPGA状态机跳转的同步。同时利用异步FIFO作为显示FPGA接收三维数据库的载体,解决了跨时钟域数据接收的问题;同时本方法可以很好地实现多FPGA多通道架构下的采集系统映射同步。 | ||
搜索关键词: | 一种 fpga 通道 采集 系统 三维 映射 同步 方法 | ||
【主权项】:
1.一种多FPGA多通道采集系统的三维映射同步方法,其特征在于,包括以下步骤:(1)、多通道间的矢量映射同步(1.1)、在矢量映射模式下,将第j片映射FPGA的每一个通道的采样数据逐一映射到每一列三维数据库,并在每一个采集通道每一列的映射完成后产生一个完成标志vector_dpx_overi,j,其中,i=1,2,…,M,M为第j片映射FPGA中的采集通道数,j=1,2,…,m,m为FPGA片数;(1.2)、当第j片映射FPGA中所有通道的采集数据均完成当前列的映射后,生成第j片FPGA的当前列完成映射标志信号vector_dpx_all_overj,再将vector_dpx_all_overj作为第j片FPGA中下一列矢量映射开始使能信号;(1.3)、当第j片映射FPGA中所有通道的采集数据均完成映射后,并产生矢量映射完成信号dpx_all_overj;(1.4)、同理,按照步骤(1.1)‑(1.3)所述方法,并行处理剩余映射FPGA,产生各自的矢量映射完成信号;(2)、FPGA间三维映射状态机的同步(2.1)、通过FPGA之间的互联线将每片映射FPGA产生的dpx_all_overj信号发送至主控FPGA中进行相与操作,产生all_channel_dpx_over信号;(2.2)、主控FPGA再将all_channel_dpx_over信号作为标志信号发送发送给各映射FPGA,并作为各映射FPGA中映射状态机在TIME_UP状态下的跳转条件,all_channel_dpx_over信号拉高后,各映射FPGA中映射状态机将由TIME_UP状态跳转至RAM_RD状态,各映射FPGA开始向后端的显示FPGA传输三维数据库;(3)、不同FPGA间三维数据库的传输、显示同步(3.1)、显示FPGA中采用异步FIFO接收各映射FPGA传输三维数据库,其中,异步FIFO为FIFO_ASYNCj,当第j片映射FPGA开始传输三维数据库时,开启第j片映射FPGA的三维数据库传输使能信号ram_rd_enj,并将其发送给显示FPGA作为其对应的FIFO_ASYNCj的写使能,同时,将第j片映射FPGA的三维数据库读时钟以差分线的形式传输至显示FPGA中作为FIFO_ASYNCj的写时钟;(3.2)、显示FPGA中采用异步FIFO接收各映射FPGA传输三维数据库,;当所有的映射FPGA都开始将三维数据库输入至显示FPGA,即所有的异步FIFO均非空后,开启async_fifo_rd_en信号,并作为全部异步FIFO的读使能,将异步FIFO读出的数据转换为颜色信息,再通过乒乓操作方式逐一将颜色信息写入两片显存SDRAM中,实现三维数据库的传输、显示同步。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于电子科技大学,未经电子科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201810916184.4/,转载请声明来源钻瓜专利网。
- 上一篇:一种面向动态环境的自适应在线推荐方法
- 下一篇:一种数据变更处理方法及装置