[发明专利]三维半导体器件及其制造方法在审
| 申请号： | 201810918723.8 | 申请日： | 2014-01-10 |
| 公开（公告）号： | CN109192230A | 公开（公告）日： | 2019-01-11 |
| 发明（设计）人： | 朴镇泽;金森宏治;朴泳雨;李载悳 | 申请（专利权）人： | 三星电子株式会社 |
| 主分类号： | G11C5/02 | 分类号： | G11C5/02;G11C7/02;G11C7/18;H01L27/11551;H01L27/11578;G11C7/10 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 张波 |
| 地址： | 韩国*** | 国省代码： | 韩国;KR |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 根据发明构思的示例实施方式，一种三维半导体器件，包括：存储单元阵列，包括可以三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于存储单元阵列的左侧和右侧中的至少一个；页面缓冲器，邻近于存储单元阵列的底侧；和串选择线解码器，邻近于存储单元阵列的顶侧和底侧之一。 | ||
| 搜索关键词： | 存储单元阵列 三维半导体器件 邻近 顶侧 解码器 页面缓冲器 字线解码器 串选择线 存储单元 发明构思 三维 制造 | ||
【主权项】：
1.一种三维半导体器件，包括：存储单元阵列，包括三维布置的存储单元，该存储单元阵列包括在平面图中的左侧和其对面的右侧、以及顶侧和其对面的底侧；至少一个字线解码器，邻近于所述存储单元阵列的所述左侧和右侧中的至少一个；页面缓冲器，邻近于所述存储单元阵列的所述底侧；和串选择线解码器，邻近于所述存储单元阵列的顶侧和底侧之一。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于三星电子株式会社，未经三星电子株式会社许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810918723.8/，转载请声明来源钻瓜专利网。
- 上一篇：一种智慧教室用数据存储装置
- 下一篇：外部存储装置
