[发明专利]一种时钟电路及终端

摘要

本发明提供一种时钟电路及终端，该时钟电路包括：SR锁存器，SR锁存器包括置位输入端、复位输入端、第一信号输出端和第二信号输出端，且置位输入端和复位输入端输入电位相反的电位信号；控制电路，控制电路用于在检测到第一信号输出端输出第一时钟信号，第二信号输出端输出第二时钟信号时，控制置位输入端的输入信号在第一目标时刻由第一电信号切换为第二电信号，并控制复位输入端的输入信号由第二电信号切换为第一电信号；在检测到第一信号输出端输出第二时钟信号，且第二信号输出端输出第一时钟信号时，控制置位输入端的输入信号由第二电信号切换为第一电信号，并控制复位输入端的输入信号在第二目标时刻由第一电信号切换为第二电信号。

主权项

1.一种时钟电路，其特征在于，包括：SR锁存器，所述SR锁存器包括置位输入端、复位输入端、第一信号输出端和第二信号输出端，且所述置位输入端和所述复位输入端输入电位相反的电位信号；控制电路，所述控制电路分别与所述置位输入端、复位输入端、第一信号输出端和所述第二信号输出端连接；其中，在所述置位输入端输入第一电位信号，所述复位输入端输入第二电位信号时，所述第一信号输出端输出第一时钟信号，所述第二信号输出端输出第二时钟信号；在所述置位输入端输入第二电信号，所述复位输入端输入第一电信号时，所述第一信号输出端输出第二时钟信号，所述第二信号输出端输出第一时钟信号；所述控制电路用于在检测到所述第一信号输出端输出第一时钟信号，且所述第二信号输出端输出第二时钟信号时，控制所述置位输入端的输入信号在第一目标时刻由第一电信号切换为第二电信号，并控制所述复位输入端的输入信号由第二电信号切换为第一电信号；以及在检测到所述第一信号输出端输出第二时钟信号，且所述第二信号输出端输出第一时钟信号时，控制所述置位输入端的输入信号由第二电信号切换为第一电信号，并控制所述复位输入端的输入信号在第二目标时刻由第一电信号切换为第二电信号；所述第一目标时刻与第一时刻的差值为目标时间，所述第二目标时刻与第二时刻的差值为所述目标时间；所述第一时刻为检测到所述第一信号输出端输出第一时钟信号，且所述第二信号输出端输出第二时钟信号的起始时刻，所述第二时刻为检测到所述第一信号输出端输出第二时钟信号，且所述第二信号输出端输出第一时钟信号的起始时刻。