[发明专利]一种可灵活配置的忆阻神经网络电路

摘要

本发明提出了一种可灵活配置的忆阻神经网络电路，用以解决现有神经网络中多余的输入端口影响神经网络输出结果的准确性，且增加额外能耗的问题。本发明包括控制电路、信号输入电路和神经网络电路，控制电路的输入端与输入控制信号相连接，信号输入电路的输入端与输入信号相连接，控制电路的输出端与信号输入电路相连接，信号输入电路的输出端与神经网络电路相连接，神经网络电路包括忆阻元件，神经网络电路的输出端输出结果信号。本发明可根据控制电路输出的控制信号更改参与到工作当中的突触数量，节约了能量消耗；可灵活配置的忆阻神经网络电路以不同的规模运行，有效地避免输出结果出现错误。

主权项

1.一种可灵活配置的忆阻神经网络电路，其特征在于，包括控制电路、信号输入电路和神经网络电路，控制电路的输入端与输入控制信号相连接，信号输入电路的输入端与输入信号相连接，控制电路的输出端与信号输入电路相连接，信号输入电路的输出端与神经网络电路相连接，神经网络电路包括忆阻元件，神经网络电路的输出端输出结果信号；所述信号输入电路包括三个输入端、三个输出端和三个控制端，信号输入电路的三个输入端分别接收三个输入信号；所述神经网络电路包括三个输入端和一个输出端，神经网络电路的三个输入端分别与信号输入电路的三个输出端一一对应连接，神经网络电路的输出端输出激活电压；所述控制电路包括两个输入端和三个输出控制端，两个输入端分别接收两个输入控制信号，三个输出控制端分别与信号输入电路的三个控制端一一对应连接；所述信号输入电路包括MOS管F₁、MOS管F₂和MOS管F₃，MOS管F₁、MOS管F₂和MOS管F₃的漏极分别连接三个输入信号，MOS管F₁、MOS管F₂和MOS管F₃的源极分别与神经网络电路的三个输入端一一对应连接，MOS管F₁、MOS管F₂和MOS管F₃的栅极与控制电路的三个输出控制端相连接；所述控制电路包括或门D₁、缓冲门D₂和与门D₃，或门D₁的两个输入端分别连接输入控制信号I₀和I₁，或门D₁的输出端与信号输入电路中MOS管F₁的栅极相连接；缓冲门D₂的输入端连接输入控制信号I₀，或缓冲门D₂的输出端与信号输入电路中MOS管F₂的栅极相连接；与门D₃的两个输入端分别用于接收输入控制信号I₀和I₁，与门D₃的输出端与信号输入电路的MOS管F₂的栅极相连接。