[发明专利]一种体区变掺杂的槽栅DMOS器件

摘要

本发明提供一种体区变掺杂的槽栅DMOS器件，在传统槽栅DMOS器件结构基础上，本发明具有变掺杂浓度的P型体区，保持N型源区下方的P型体区的掺杂浓度不变，提高P型接触区下方的P型体区的掺杂浓度，较高浓度的P型体区与N‑漂移区交界处的电场强度更大更易发生击穿，同时较高浓度的P型体区可以形成导通电阻更低的电流通路，以上因素均会引导雪崩击穿电流避开N型源区下方的P型体区，直接从P型接触区流走，从而防止了寄生BJT的开启，本发明通过阻断寄生BJT的开启，提高了器件的UIS耐量，进而提升了器件的抗UIS失效能力，同时由于靠近栅氧化层的P型体区的掺杂浓度不变，因此器件的导通特性和阈值电压不会受到负面影响。

主权项

1.一种体区变掺杂的槽栅DMOS器件，其特征在于：包括从下至上依次层叠设置的金属化漏极(1)、N+衬底(2)、N‑漂移区(3)、金属化源极(9)；所述N+衬底(2)的下表面与金属化漏极(1)的上表面接触，所述N‑漂移区(3)的下表面与N+衬底(2)的上表面接触，所述N‑漂移区(3)的上部具有槽型栅电极(4)，所述槽型栅电极(4)的侧面和底部被栅氧化层(5)包围，所述槽型栅电极(4)的两侧都具有重掺杂N型源区(7)和重掺杂P型接触区(8)，所述重掺杂N型源区(7)与槽型栅电极(4)通过栅氧化层(5)隔离，所述重掺杂N型源区(7)和重掺杂P型接触区(8)的上表面与金属化源极(9)的下表面相接触，所述N‑漂移区(3)的上部还具有P型体区，所述P型体区位于槽型栅电极(4)的两侧，所述P型体区具有第一体区(61)和第二体区(62)，所述第一体区(61)位于重掺杂N型源区(7)的正下方，第一体区(61)和第二体区(62)的侧面接触，所述第一体区(61)和第二体区(62)的结深一样，所述第一体区(61)的掺杂浓度低于第二体区(62)的掺杂浓度。