[发明专利]一种IGBT的制造方法有效
| 申请号： | 201810959024.8 | 申请日： | 2018-08-22 |
| 公开（公告）号： | CN109087945B | 公开（公告）日： | 2021-11-26 |
| 发明（设计）人： | 廖兵;沈礼福 | 申请（专利权）人： | 苏州达晶微电子有限公司 |
| 主分类号： | H01L29/739 | 分类号： | H01L29/739;H01L29/06;H01L21/331 |
| 代理公司： | 暂无信息 | 代理人： | 暂无信息 |
| 地址： | 215000 江苏省苏州市高*** | 国省代码： | 江苏;32 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种IGBT的制造方法，首先在N‑衬底上形成N+少子存储区域，再通过比N+少子存储区域更大的光刻视场形成窗口，以保证P+区域可以在横向上完全覆盖N+少子存储区域，形成被N+少子存储层半包围的P+区域，通过这种方式既引入了CS区域，又最大程度的降低了CS层对器件击穿电压的影响，最终得到了平面局域少子存储IGBT，既有效提升导通压降与关断损耗间的折衷关系又最大程度的减少了少子存储区域对器件的击穿电压的影响，本发明实用性强、易于使用和推广。 | ||
| 搜索关键词： | 一种 igbt 制造 方法 | ||
【主权项】：
1.一种IGBT的制造方法，其特征在于，包括以下步骤：采用N型单晶硅片，制备N型衬底，N型衬底即为N‑漂移区(1)，在N‑漂移区(1)上表面成N+少子存储层区域(2)；在N+少子存储层区域(2)内形成P+区域(3)；形成正面的平面MOS结构，包括N+源区(4)、栅极氧化层(5)、发射极金属(6)、栅极金属(7)的部分；进行背面减薄、注入、背金工艺，背面形成P+集电极(8)和集电极金属(9)。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于苏州达晶微电子有限公司，未经苏州达晶微电子有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810959024.8/，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
