[发明专利]保护数据的方法在审
| 申请号： | 201810966237.3 | 申请日： | 2018-08-23 |
| 公开（公告）号： | CN109426731A | 公开（公告）日： | 2019-03-05 |
| 发明（设计）人： | G·皮特尔 | 申请（专利权）人： | 斯凯耶科德公司 |
| 主分类号： | G06F21/60 | 分类号： | G06F21/60;G06F21/72 |
| 代理公司： | 北京市中咨律师事务所 11247 | 代理人： | 杨晓光;于静 |
| 地址： | 法国*** | 国省代码： | 法国;FR |
| 权利要求书： | 暂无信息 | 说明书： | 暂无信息 |
| 摘要： | 本发明涉及一种用于编码或解码数据的方法，该编码方法包括生成定义布尔电路的数据结构(GCD)，该布尔电路包括存储原始数据的存储器(MEM)、电路输入(SLi，RDj)和输出(Vi)、逻辑门(OG)，以及将电路输入、逻辑门和电路输出互连的导线，对于原始数据的每个位，存储器包括存储器单元(MCi)，该存储器单元(MCi)包括取决于该位值执行逻辑运算的逻辑门，布尔电路被配置为接收用于选择和读取存储器单元的输入数据(SLi，RDj)，并提供在所选择的存储器单元中读取的位的二进制数据(Vi)和原始数据中的位的地址数据，数据结构的生成包括：对于布尔电路的导线中的每条导线的每个二进制状态生成有效数据，并且根据逻辑门的输入和输出导线的有效数据以及逻辑门的逻辑运算来计算逻辑门的真值表的值。 | ||
| 搜索关键词： | 逻辑门 布尔电路 存储器单元 存储器 电路输入 逻辑运算 数据结构 有效数据 原始数据 存储原始数据 读取 读取存储器 二进制数据 二进制状态 地址数据 电路输出 计算逻辑 解码数据 输出导线 真值表 互连 输出 配置 | ||
【主权项】：
1.一种用于编码数据的方法，包括生成定义布尔电路的数据结构，所述布尔电路包括存储原始数据的存储器、电路输入、电路输出、逻辑门，以及将所述电路输入、所述逻辑门和所述电路输出互连的导线，对于所述原始数据的每个位，所述存储器包括存储器单元，所述存储器单元包括取决于所述位的值执行逻辑运算的逻辑门，所述布尔电路被配置为接收用于选择和读取所述存储器中的存储器单元的输入数据，并提供定义所选择的存储器单元中读取的位的值的二进制数据和定义所述原始数据中所述位的位置的地址数据，所述数据结构的生成包括：生成表示所述布尔电路的所述导线中每条导线的每个二进制状态的有效数据，以及对于所述布尔电路的每个逻辑门，根据连接到所述逻辑门的所述输入的所述导线的所述有效数据、连接到所述逻辑门的所述输出的所述导线的所述有效数据以及由所述逻辑门执行的所述逻辑运算来计算真值表的值。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于斯凯耶科德公司，未经斯凯耶科德公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810966237.3/，转载请声明来源钻瓜专利网。
- 上一篇：一种加密打印方法、装置以及系统
- 下一篇：一种电力移动应用数据隔离方法及系统
