[发明专利]一种介质超结MOS型功率半导体器件及其制备方法

摘要

本发明提供一种介质超结MOS型器件及其制备方法，属于半导体功率器件技术领域。本发明通过在传统横向MOS型器件的漂移区中引入深介质沟槽、多晶硅槽和缓冲层。深介质沟槽的引入使得器件形成U型导电通道，在同样器件长度下情况下有效增加了漂移区的长度；多晶硅槽沿深介质沟槽延伸方向与漂移区交替相接形成三维介质超结结构，在器件阻断时通过多维耗尽作用来提高漂移区的掺杂浓度，并使深沟槽两侧的漂移区宽度不受掺杂剂量的限制，改善了漂移区的电场分布，提高器件击穿电压的同时也降低了器件的比导通电阻/导通压降。缓冲层的引入能够提高三维介质超结结构的电荷平衡特性，从而进一步提高器件的性能和可靠性。

主权项

1.一种介质超结MOS型功率半导体器件，其元胞结构包括：衬底、设置在衬底背面的衬底电极(16)和衬底正面的第一导电类型半导体漂移区(10)；第一导电类型半导体漂移区(10)一侧顶层设置有第一导电类型半导体漏区(9)，第一导电类型半导体漏区(9)的上表面设置有漏电极(5)；第一导电类型半导体漂移区(10)另一侧顶层设置有MOS结构，所述MOS结构包括第二导电类型半导体体区(7)、第一导电类型半导体源极区(6)、第二导电类型半导体接触区(8)、源电极(3)和沟槽栅结构；沟槽栅结构包括沟槽栅电极(1)以及设置在沟槽栅电极(1)侧面和底面的沟槽栅介质层(2)；第二导电类型半导体体区(7)设置在沟槽栅结构与第一导电类型半导体漏区(9)之间且紧邻沟槽栅结构设置，第二导电类型半导体体区(7)的结深小于沟槽栅电极(1)的深度；第二导电类型半导体体区(7)和其下方的第一导电类型半导体漂移区(10)通过沟槽介质层(2)与沟槽栅电极(1)相接触；第一导电类型半导体源极区(6)和第二导电类型半导体接触区(8)并排设置在第二导电类型半导体体区(7)的顶层，其中第一导电类型半导体源极区(6)通过侧面的沟槽介质层(2)与沟槽栅电极(1)相接触；第一导电类型半导体源极区(6)和第二导电类型半导体接触区(8)的上表面设置有源电极(3)；其特征在于：衬底与第一导电类型半导体漂移区(10)之间设置有第一导电类型半导体缓冲层(13)第一导电类型半导体缓冲层(13)的下表面与衬底的上表面重合，第一导电类型半导体缓冲层(13)的上表面与第一导电类型半导体漂移区(10)的下表面重合；沟槽栅结构与第一导电类型半导体漏区(9)之间的第一导电类型半导体漂移区(10)中设置有深介质沟槽(4)；深介质沟槽(4)的侧面与第二导电类型半导体接触区(8)和第二导电类型半导体体区(7)相接触；所述第一导电类型半导体漂移区(10)中还设置有多晶硅槽，所述多晶硅槽包括多晶硅(11)和设置在多晶硅柱侧面和底面的绝缘介质层(12)，所述多晶硅槽沿深介质沟槽(4)横向延伸方向与第一导电类型半导体漂移区(10)相接且交替排列形成三维介质超结结构，其中多晶硅槽的上表面与第一导电类型半导体漏区(9)的上表面平齐，其下表面与第一导电类型半导体漂移区(10)的下表面平齐；多晶硅(11)直接与源电极(3)或沟槽栅电极(1)相接触，并通过绝缘介质层(12)与第一导电类型半导体漂移区(10)、第一导电类型半导体缓冲层(13)和漏电极(5)相接触。