[发明专利]一种屏蔽栅MOSFET

摘要

一种屏蔽栅MOSFET，属于半导体功率器件技术领域。器件包括从下至上依次层叠设置的漏极、衬底、漂移区和金属化源极，在漂移区中设置有工作元胞区和泄流元胞区；泄流元胞区位于工作元胞旁侧，由于其不含有源极区，并且泄流元胞中屏蔽栅电极与金属化源极之间具有电阻R，使得器件动态过程中泄流元胞区的屏蔽栅电极和漂移区构成电容CDS1与电阻R形成RC回路，产生位移电流，以此使得泄流元胞相比工作元胞的静态雪崩击穿电压更低，从而将雪崩击穿点固定在泄流元胞处，故使得雪崩电流将通过泄流元胞上方的源电极流出，同时因为不存在寄生BJT，故完全杜绝了寄生BJT导通的可能性。因此，本发明能够避免寄生BJT开启所造成的二次击穿，有效提高了器件的可靠性。

主权项

1.一种屏蔽栅MOSFET，包括从下至上依次层叠设置的金属化漏极(1)、第一导电类型半导体衬底(2)。第一导电类型半导体漂移区(3)和金属化源极(12)；其特征在于，第一导电类型半导体漂移区(3)中设置有工作元胞区和泄流元胞区；所述工作元胞区包括：第二导电类型半导体体区一(4)、第一导电类型半导体重掺杂源区一(5)、第二导电类型半导体重掺杂接触区一(6)、第一屏蔽栅结构和第一控制栅结构；所述第二导电类型半导体体区一(4)设置在第一导电类型半导体漂移区(3)顶层两侧；所述第一导电类型半导体重掺杂源区一(5)和第二导电类型半导体重掺杂接触区一(6)并排设置在第二导电类型半导体体区一(4)的顶层并且与其上方的金属化源极(12)相接触；所述第一控制栅结构设置在第一屏蔽栅结构的上方且二者均设置在两侧的第二导电类型半导体体区一(4)之间的第一沟槽(7)内部，所述第一沟槽(7)自器件顶层垂直穿入第一导电类型半导体漂移区(3)中；所述第一控制栅结构包括第一控制栅电极(10)及其周围的第一控制栅介质层(11)，所述第一控制栅电极(10)的深度大于第二导电类型半导体体区一(4)的结深，第一控制栅电极(10)通过第一控制栅介质层(11)与其上方的金属化源极(12)以及其周侧的第二导电类型半导体体区一(4)和第一导电类型半导体重掺杂源区一(5)相接触；所述第一屏蔽栅结构包括第一屏蔽栅电极(9)及其周围的第一屏蔽栅介质层(8)；所述第一屏蔽栅电极(9)的深度小于第一导电类型半导体漂移区(3)的结深，第一屏蔽栅电极(9)通过第一屏蔽栅介质层(8)与其上方的第一控制栅电极(10)以及其周侧的第一导电类型半导体漂移区(3)相接触；所述泄流元胞区包括：第二导电类型半导体体区二(41)、第二导电类型半导体重掺杂接触区二(61)和第二屏蔽栅结构；所述第二导电类型半导体体区二(41)设置在第一导电类型半导体漂移区(3)顶层两侧；所述第二导电类型半导体重掺杂接触区二(61)设置在第二导电类型半导体体区二(41)的顶层；第二导电类型半导体体区二(41)和第二导电类型半导体重掺杂接触区二(61)与其上方的金属化源极(12)相接触；所述第二屏蔽栅结构设置在两侧的第二导电类型半导体体区二(41)之间的第二沟槽(71)内部，所述第二沟槽(71)自器件顶层垂直穿入第一导电类型半导体漂移区(3)中；所述第二屏蔽栅结构包括第二屏蔽栅电极(91)及其周围的第二屏蔽栅介质层(81)；第二屏蔽栅电极(91)的深度小于第一导电类型半导体漂移区(3)的结深，第二屏蔽栅电极(91)通过第二屏蔽栅介质层(81)与其上方的金属化源极(12)、周侧的第二导电类型半导体体区二(41)和第一导电类型半导体漂移区(3)相接触；工作元胞区的第一屏蔽栅电极(9)与金属化源极(12)等电位，泄流元胞区的第二屏蔽栅电极(91)与金属化源极(12)之间具有电阻。