[发明专利]半导体存储设备及其制造方法及包括存储设备的电子设备有效

专利信息
申请号: 201810992029.0 申请日: 2018-08-28
公开(公告)号: CN109285838B 公开(公告)日: 2023-05-02
发明(设计)人: 朱慧珑 申请(专利权)人: 中国科学院微电子研究所
主分类号: H10B41/40 分类号: H10B41/40;H10B43/40
代理公司: 中科专利商标代理有限责任公司 11021 代理人: 倪斌
地址: 100029 *** 国省代码: 北京;11
权利要求书: 查看更多 说明书: 查看更多
摘要: 公开了一种半导体存储设备及其制造方法及包括该存储设备的电子设备。根据实施例,半导体存储设备可以包括:衬底;在衬底上按行和列排列的存储单元的阵列,各存储单元包括具有上、下源/漏区和沟道区的竖直柱状有源区以及绕沟道区外周形成的栅堆叠;在衬底上形成的分别位于相应存储单元列下方且与相应列中各存储单元下端的源/漏区电连接的多条位线;以及在衬底上形成的分别沿行的方向延伸且与相应存储单元行中各存储单元的栅堆叠电连接的多条字线,各条字线分别包括沿相应存储单元行中的存储单元的外周延伸的第一部分以及在各第一部分之间延伸的第二部分,其中,字线的第一部分与相应存储单元的至少上端源/漏区的至少部分侧壁实质上共形地延伸。
搜索关键词: 半导体 存储 设备 及其 制造 方法 包括 电子设备
【主权项】:
1.一种半导体存储设备,包括:衬底;设置在衬底上的存储单元阵列,所述存储单元阵列中的存储单元按行和列排列,各存储单元包括竖直延伸的柱状有源区,柱状有源区包括分别位于上下两端的源/漏区以及位于源/漏区之间的沟道区,各存储单元还包括绕沟道区外周形成的栅堆叠;在衬底上形成的多条位线,各条位线分别位于相应存储单元列的下方,且与相应列中各存储单元下端的源/漏区电连接;以及在衬底上形成的多条字线,各条字线分别沿行的方向延伸且与相应存储单元行中各存储单元的栅堆叠中的栅导体电连接,其中,各条字线分别包括沿相应存储单元行中的存储单元的外周延伸的第一部分以及在各第一部分之间延伸的第二部分,其中,字线的第一部分与相应存储单元的至少上端源/漏区的至少部分侧壁实质上共形地延伸。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于中国科学院微电子研究所,未经中国科学院微电子研究所许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810992029.0/,转载请声明来源钻瓜专利网。

同类专利
专利分类
×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top