[发明专利]沟槽型双层栅MOSFET及其制造方法有效

专利信息
申请号: 201810992763.7 申请日: 2018-08-29
公开(公告)号: CN109148569B 公开(公告)日: 2020-11-24
发明(设计)人: 丛茂杰;顾昊元 申请(专利权)人: 上海华虹宏力半导体制造有限公司
主分类号: H01L29/423 分类号: H01L29/423;H01L21/28
代理公司: 上海浦一知识产权代理有限公司 31211 代理人: 郭四华
地址: 201203 上海市浦东*** 国省代码: 上海;31
权利要求书: 查看更多 说明书: 查看更多
摘要: 发明公开了一种沟槽型双层栅MOSFET,包括:第一和第二沟槽,第一沟槽中形成有栅极结构,包括源多晶硅和多晶硅栅,底部氧化层、多晶硅间氧化层和栅氧化层。第二沟槽中形成有源引出结构,包括相同工艺的底部氧化层、多晶硅间氧化层和栅氧化层,第二沟槽中的第二多晶硅层和多晶硅栅同时采用多晶硅淀积加回刻形成,利用第二沟槽的宽度较大的特点使第二多晶硅层回刻之后能自对准形成顶部沟槽,通过在顶部沟槽中填充第一介质层并形成第一接触孔能实现源多晶硅的引出。本发明还公开了一种沟槽型双层栅MOSFET的制造方法。本发明能降低工艺成本,且能提高多晶硅间氧化层的厚度的均匀性,提高器件的性能。
搜索关键词: 沟槽 双层 mosfet 及其 制造 方法
【主权项】:
1.一种沟槽型双层栅MOSFET,其特征在于,包括:多个位于器件单元区的器件单元结构和位于器件单元区外的源多晶硅的源引出结构;第一沟槽和第二沟槽形成工艺相同且都形成于第一外延层中,所述第一沟槽位于所述器件单元区中,所述第二沟槽位于所述器件单元区外;所述第二沟槽的宽度大于所述第一沟槽的宽度,所述第二沟槽和所述第一沟槽相连通;在所述第一沟槽中形成有栅极结构,所述栅极结构包括:在所述第一沟槽的底部形成有源多晶硅,在所述源多晶硅和对应的所述第一沟槽的底部表面和侧面之间隔离有底部氧化层;在所述第一沟槽的顶部形成有多晶硅栅,所述多晶硅栅和所述源多晶硅之间隔离有多晶硅间氧化层,在所述多晶硅栅和所述第一沟槽的侧面之间隔离有栅氧化层;在所述第二沟槽中中形成有所述源引出结构,所述源引出结构包括:在所述第二沟槽的底部也形成有所述源多晶硅,在所述源多晶硅和对应的所述第二沟槽的底部表面和侧面之间也隔离有底部氧化层;在所述第二沟槽的所述源多晶硅的表面形成有多晶硅间氧化层,在所述第二沟槽的顶部形成有第二多晶硅层;所述第二多晶硅层和所述多晶硅栅同时采用多晶硅填充加回刻工艺形成,且所述第二沟槽的宽度使所述第二多晶硅层在多晶硅填充后不将所述第二沟槽完全填充,从而使得在多晶硅回刻之后形成的所述第二多晶硅层仅位于所述第二沟槽的两侧面并在所述第二沟槽的中间区域自对准围成顶部沟槽,所述顶部沟槽的底部将所述多晶硅间氧化层的表面露出,在所述顶部沟槽中填充有第一介质层;在所述第二沟槽的所述源多晶硅的顶部形成有第一接触孔,所述第一接触孔在横向上位于所述顶部沟槽的区域中,所述第一接触孔在纵向上穿过所述顶部沟槽中的所述第一介质层以及底部的所述多晶硅间氧化层实现和所述第二沟槽的所述源多晶硅的连接;所述第一沟槽和所述第二沟槽中的所述多晶硅间氧化层采用氧化层淀积加回刻工艺同时形成。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。

该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司,未经上海华虹宏力半导体制造有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服

本文链接:http://www.vipzhuanli.com/patent/201810992763.7/,转载请声明来源钻瓜专利网。

×

专利文献下载

说明:

1、专利原文基于中国国家知识产权局专利说明书;

2、支持发明专利 、实用新型专利、外观设计专利(升级中);

3、专利数据每周两次同步更新,支持Adobe PDF格式;

4、内容包括专利技术的结构示意图流程工艺图技术构造图

5、已全新升级为极速版,下载速度显著提升!欢迎使用!

请您登陆后,进行下载,点击【登陆】 【注册】

关于我们 寻求报道 投稿须知 广告合作 版权声明 网站地图 友情链接 企业标识 联系我们

钻瓜专利网在线咨询

周一至周五 9:00-18:00

咨询在线客服咨询在线客服
tel code back_top