[发明专利]任务数据处理方法和板卡有效
| 申请号： | 201810995760.9 | 申请日： | 2018-08-29 |
| 公开（公告）号： | CN110209472B | 公开（公告）日： | 2023-04-07 |
| 发明（设计）人： | 陈东龙 | 申请（专利权）人： | 腾讯科技（深圳）有限公司 |
| 主分类号： | G06F9/46 | 分类号： | G06F9/46;G06N3/0464;G06N3/063;G06V30/14;G06V10/82 |
| 代理公司： | 华进联合专利商标代理有限公司 44224 | 代理人： | 李文渊;何平 |
| 地址： | 518000 广东省深圳*** | 国省代码： | 广东;44 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种任务数据处理方法和板卡，该方法包括：将多个任务数据并行输入到多个第一FPGA单元，每个第一FPGA单元用于独立实现一第一神经网络；通过所述多个第一FPGA单元，并行处理所输入的每个任务数据，输出多个中间数据；将所述中间数据输入至与所述第一FPGA单元一一对应的第二FPGA单元；每个第二FPGA单元用于独立实现一第二神经网络，所述第二神经网络不同于所述第一神经网络；通过多个所述第二FPGA单元并行处理相应的中间数据，获得任务执行结果。本申请方案通过FPGA单元实现第一神经网络和第二神经网络对任务数据的并行处理，从而提高了任务数据的处理效率。 | ||
| 搜索关键词： | 任务 数据处理 方法 板卡 | ||
【主权项】：
1.一种任务数据处理方法，所述方法包括：将多个任务数据并行输入到多个第一FPGA单元，每个第一FPGA单元用于独立实现一第一神经网络；通过所述多个第一FPGA单元，并行处理所输入的每个任务数据，输出多个中间数据；将所述中间数据输入至与所述第一FPGA单元一一对应的第二FPGA单元；每个第二FPGA单元用于独立实现一第二神经网络，所述第二神经网络不同于所述第一神经网络；通过多个所述第二FPGA单元并行处理相应的中间数据，获得任务执行结果。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于腾讯科技（深圳）有限公司，未经腾讯科技（深圳）有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201810995760.9/，转载请声明来源钻瓜专利网。
