[发明专利]存储器及其制造方法

摘要

本发明公开了一种存储器，单元结构包括：第一栅极结构、第二栅极结构、第三栅极结构、第一源漏区和第二源漏区；第一和三栅极结构对称的设置在第二栅极结构的两侧；第二栅极结构的多晶硅字线栅由二层多晶硅层叠加形成，第一多晶硅层位于底部且第一多晶硅层和对应侧的浮栅之间的间隔的介质层以及第二多晶硅层和对应的浮栅之间间隔的介质层的厚度能独立调节，从而能分别实现源端热电子注入编程的效率和擦除效率的调节。本发明还公开了一种存储器的制造方法。本发明能提高存储位的源端热电子注入编程效率同时使存储位的擦除效率得到保持或提高，工艺成本较低。

主权项

1.一种存储器，其特征在于，存储器的单元结构包括：第一栅极结构、第二栅极结构、第三栅极结构、第一源漏区和第二源漏区；所述第一源漏区和所述第二源漏区之间的区域为栅极区域，所述第一栅极结构、所述第二栅极结构和所述第三栅极结构依次横向排列在所述栅极区域中，所述第一栅极结构和所述第三栅极结构对称的设置在所述第二栅极结构的两侧；所述第一栅极结构由形成于所述第二栅极结构第一侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成；由所述第一栅极结构的浮栅存储第一位信息；所述第三栅极结构由形成于所述第二栅极结构第二侧的半导体衬底表面的第一栅介质层、浮栅、第二栅介质层、多晶硅控制栅和第三顶部介质层叠加而成；由所述第三栅极结构的浮栅存储第二位信息；在所述栅极区域中，所述多晶硅控制栅的内侧面形成的第二开口由所述第三顶部介质层的内侧面形成的第一开口自对准定义；在所述第一开口和所述第二开口的内侧面形成有第一内侧墙，所述第一内侧墙的内侧面形成的第三开口的宽度小于所述第二开口的宽度；由所述第一栅介质层、所述浮栅和所述第二栅介质层的内侧面形成的第四开口由所述第三开口自对准定义；第二内侧墙形成于所述第三开口和所述第四开口的内侧面；在所述第二内侧墙的内侧面形成的第五开口中填充有第一多晶硅层和第二多晶硅层；所述第一多晶硅层的顶部表面低于所述浮栅的顶部表面，在所述第一多晶硅层和所述第二内侧墙之间以及所述第一多晶硅层和底部的所述半导体衬底表面之间隔离有第四介质层，所述第一多晶硅层两侧的所述第四介质层的顶部表面低于所述浮栅的顶部表面；所述第二多晶硅层将所述第一多晶硅层和所述第四介质层顶部的所述第五开口完全填充；由所述第二内侧墙、所述第四介质层、所述第一多晶硅层和所述第二多晶硅层叠加形成所述第二栅极结构，由所述第一多晶硅层和所述第二多晶硅层叠加形成多晶硅字线栅；横向上位于所述第一多晶硅层和对应的所述浮栅之间的第一间隔区域为源端热电子注入编程的弱反型区，位于所述第四介质层顶部的所述第二多晶硅层和所述浮栅之间的第二间隔区域为擦除操作的隧穿区；所述第一间隔区域的宽度和所述第二间隔区域的宽度独立调节，所述第一间隔区域的宽度由所述第四介质层的宽度和所述第二内侧墙的宽度相加形成，通过所述第四介质层的宽度和所述第二内侧墙的宽度的叠加增加所述第一间隔区域的宽度从而增加所述源端热电子注入编程的效率；通过控制所述第二内侧墙的宽度控制所述第二间隔区域的宽度并使所述擦除效率得到保持或提高。