[发明专利]半导体集成电路器件和数据比较方法有效
申请号: | 201811066311.2 | 申请日: | 2018-09-13 |
公开(公告)号: | CN109584926B | 公开(公告)日: | 2023-10-24 |
发明(设计)人: | 山田弘道;山手章弘;汤山洋一 | 申请(专利权)人: | 瑞萨电子株式会社 |
主分类号: | G11C11/4063 | 分类号: | G11C11/4063;G06F13/16 |
代理公司: | 北京市金杜律师事务所 11256 | 代理人: | 王茂华 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明提供一种半导体集成电路器件和数据比较方法。在不使用CPU的情况下比较存储器空间上的数据,并且基于比较的次数和与比较条件一致的次数中的至少一个,在中断条件下产生中断。中断控制器将中断信号输出到第一CPU核心或第二CPU核心。DMAC将存储器空间上的数据传输到第一缓冲器和第二缓冲器中的至少一个。比较电路将第一缓冲器的数据与第二缓冲器的数据比较。条件一致频率计数器对比较电路中的比较与比较条件一致的次数进行计数。中断请求电路基于条件一致频率计数器的值和比较频率计数器的值中的至少一个,向中断控制器输出中断请求。 | ||
搜索关键词: | 半导体 集成电路 器件 数据 比较 方法 | ||
【主权项】:
1.一种半导体集成电路器件,包括:CPU;中断控制器,所述中断控制器向所述CPU输出中断信号;第一缓冲器和第二缓冲器,所述第一缓冲器和所述第二缓冲器分别在其中存储要比较的数据;传输电路,所述传输电路将从所述CPU可参考的存储器空间上的数据传输到所述第一缓冲器和所述第二缓冲器中的至少一个;比较电路,所述比较电路比较存储在所述第一缓冲器中的第一数据和存储在所述第二缓冲器中的第二数据;比较频率计数器,所述比较频率计数器计数所述比较电路中的比较次数;条件一致频率计数器,所述条件一致频率计数器计数所述比较电路的比较结果与比较条件一致的次数;以及中断请求电路,所述中断请求电路基于所述比较次数和所述比较结果与所述比较条件一致的次数中的至少一个,向所述中断控制器输出中断请求。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于瑞萨电子株式会社,未经瑞萨电子株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811066311.2/,转载请声明来源钻瓜专利网。
- 数据显示系统、数据中继设备、数据中继方法、数据系统、接收设备和数据读取方法
- 数据记录方法、数据记录装置、数据记录媒体、数据重播方法和数据重播装置
- 数据发送方法、数据发送系统、数据发送装置以及数据结构
- 数据显示系统、数据中继设备、数据中继方法及数据系统
- 数据嵌入装置、数据嵌入方法、数据提取装置及数据提取方法
- 数据管理装置、数据编辑装置、数据阅览装置、数据管理方法、数据编辑方法以及数据阅览方法
- 数据发送和数据接收设备、数据发送和数据接收方法
- 数据发送装置、数据接收装置、数据收发系统、数据发送方法、数据接收方法和数据收发方法
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置
- 数据发送方法、数据再现方法、数据发送装置及数据再现装置