[发明专利]一种通道自组织的深度神经网络加速芯片的运算装置

摘要

本发明属于集成电路技术领域，具体为一种通道自组织的深度神经网络加速芯片的运算装置。本发明装置包括：多个片上存储模块，用于按通道存储特征值矩阵；一个多行多列的计算单元阵列，用于并行执行卷积、矩阵乘法等运算；一个中央控制单元，用于控制计算过程和数据流向、和同外界的数据交互。计算单元阵列中的同一列计算单元并行处理来自同一个输入通道的计算，同一行并行处理来自同一个输出通道的计算。该装置在计算过程中将数据流按通道与存储器的对应关系进行组织，避免计算单元在多个存储器间交叉访问，减少数据在存储器间的搬运次数，从而提高了芯片的能效。

主权项

1.一种通道自组织的深度神经网络加速芯片的运算装置，其特征在于，包括：多个片上存储模块，用于存储参加计算的特征值；一个深度神经网络计算单元阵列，用于深度神经网络算法中的卷积、和/或矩阵乘法、和/或池化层算法的运算；中央控制单元，用于控制计算过程和数据流向，以及同外界的数据交互；所述深度神经网络计算单元阵列，是由若干计算单元排列成的、多行多列的二维空间阵列;在所述中央控制单元的控制下，计算单元阵列以行或列为单位，从所述多个片上存储模块的全部或部分中并行地读取数据，计算后将结果并行地写入所述多个片上存储模块的全部或部分中，形成输入通道与输出通道的自组织。