[发明专利]存储器的形成方法有效
| 申请号： | 201811092078.5 | 申请日： | 2018-09-19 |
| 公开（公告）号： | CN109326507B | 公开（公告）日： | 2021-07-16 |
| 发明（设计）人： | 王秉国;宋海;李磊 | 申请（专利权）人： | 长江存储科技有限责任公司 |
| 主分类号： | H01L21/02 | 分类号： | H01L21/02;H01L21/324;H01L27/11524;H01L27/11551;H01L27/1157;H01L27/11578;H01L29/167 |
| 代理公司： | 上海盈盛知识产权代理事务所(普通合伙) 31294 | 代理人： | 董琳 |
| 地址： | 430074 湖北省武汉市洪山区东*** | 国省代码： | 湖北;42 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明涉及一种存储器的形成方法，所述存储器的形成方法包括：提供一衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构内形成栅线隔槽，所述栅线隔槽贯穿所述堆叠结构至所述衬底表面；在所述栅线隔槽中形成半导体层，所述半导体层填充于所述栅线隔槽，且所述半导体层内掺杂有掺杂原子，所述掺杂原子能够减小所述半导体层的晶粒大小。上述方法形成的半导体层晶粒较小，能够提高存储器的性能。 | ||
| 搜索关键词： | 存储器 形成 方法 | ||
【主权项】：
1.一种存储器的形成方法，其特征在于，包括以下步骤：提供一衬底，所述衬底表面形成有堆叠结构；在所述堆叠结构内形成栅线隔槽，所述栅线隔槽贯穿所述堆叠结构至所述衬底表面；在所述栅线隔槽中形成半导体层，所述半导体层填充于所述栅线隔槽，且所述半导体层内掺杂有掺杂原子，所述掺杂原子能够减小所述半导体层的晶粒大小。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于长江存储科技有限责任公司，未经长江存储科技有限责任公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811092078.5/，转载请声明来源钻瓜专利网。
- 上一篇：AlN薄膜生长方法
- 下一篇：一种用于湿法处理晶圆边缘的方法
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
