[发明专利]基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法在审
| 申请号： | 201811101647.8 | 申请日： | 2018-09-20 |
| 公开（公告）号： | CN109450407A | 公开（公告）日： | 2019-03-08 |
| 发明（设计）人： | 张健;赖晓玲;周国昌;巨艇;朱启 | 申请（专利权）人： | 西安空间无线电技术研究所 |
| 主分类号： | H03K3/013 | 分类号： | H03K3/013;H03K3/356 |
| 代理公司： | 中国航天科技专利中心 11009 | 代理人： | 张辉 |
| 地址： | 710100*** | 国省代码： | 陕西;61 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法，首先使用堆叠CMOS电路替代DICE触发器上的输入电路，实现输入电路的抗SET加固设计；然后对DICE触发器上的主锁存器和从锁存器进行处理，减小SET脉冲宽度和电荷共享效应的作用距离，实现抗SEU加固；最后使用C‑element电路替代DICE触发器上的输出电路，以滤除锁存器中传播到输出端的SET。本发明采用堆叠CMOS电路、C‑element电路配合填充MOS管和源隔离MOS管实现DICE触发器的电路设计，可靠性高，解决了使用延迟滤波电路实现SET加固带来过大时序开销的问题，有效提高了DICE触发器抗SEU和SET的能力，达到了预期的防护效果，实现代价小。 | ||
| 搜索关键词： | 触发器 触发器设计 输入电路 堆叠 商用 电荷共享效应 隔离MOS管 从锁存器 电路配合 电路设计 防护效果 滤波电路 时序开销 输出电路 主锁存器 作用距离 锁存器 预期的 替代 减小 滤除 填充 延迟 电路 输出 传播 | ||
【主权项】：
1.基于SMIC 65nm商用工艺的抗SEU和SET的DICE触发器设计方法，其特征在于包括如下步骤：(1)使用堆叠CMOS电路替代DICE触发器上的输入电路，实现输入电路的抗SET加固设计；(2)对DICE触发器上的主锁存器和从锁存器进行处理，减小SET脉冲宽度和电荷共享效应的作用距离，实现抗SEU加固；(3)使用C‑element电路替代DICE触发器上的输出电路，以滤除锁存器中传播到输出端的SET。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于西安空间无线电技术研究所，未经西安空间无线电技术研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811101647.8/，转载请声明来源钻瓜专利网。
