[发明专利]基于数据访问次数的GPGPU的L1 Cache管理方法在审
申请号: | 201811113134.9 | 申请日: | 2018-09-25 |
公开(公告)号: | CN109408411A | 公开(公告)日: | 2019-03-01 |
发明(设计)人: | 章铁飞;傅均 | 申请(专利权)人: | 浙江工商大学 |
主分类号: | G06F12/0802 | 分类号: | G06F12/0802 |
代理公司: | 杭州天正专利事务所有限公司 33201 | 代理人: | 王兵;黄美娟 |
地址: | 310018 浙江*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开一种基于数据访问次数的GPGPU的L1 Cache管理方法,具体包括:L1 Cache的硬件修改;基于DA计数器值的L1 Cache管理策略;周期地调整统一的默认DA值。本发明旨在解决GPGPU的L1 Cache数据块摇摆问题,主要方法是L1 Cache中的每个缓存块增加访问次数计数器,并且比较计数器的值与默认设定值的大小来决定缓存块的替换和bypass等操作,目标是将频繁被访问的缓存块保持在缓存中,提升命中率,将不会再次被访问的缓存块bypass,提升缓存空间的利用率,最大限度地解决L1 Cache的数据块摇摆问题。 | ||
搜索关键词: | 缓存块 数据访问 数据块 摇摆 缓存 计数器 比较计数器 次数计数器 缓存空间 访问 命中率 替换 管理 统一 | ||
【主权项】:
1.基于数据访问次数的GPGPU的L1 Cache管理方法,包括以下步骤:1)L1 Cache的硬件修改;L1 Cache中增加统计命中次数的命中计数器,发生数据访问请求时,如果数据块在L1 Cache时,命中计数器加1;L1 Cache中的每个缓存块增加4位的数据访问(Data Access,DA)计数器,初始化为统一的默认值,每次数据访问到达缓存块所属的缓存组时,缓存组中的所有缓存块的DA值减1;L1 Cache中增加bypass地址记录器,包括访问次数计数器、随机映射函数、数据位存储器与命中次数计数器;2)基于DA计数器值的L1 Cache管理策略;数据访问请求的目标数据块不在L1 Cache时,则需要访问L2 Cache读取数据块;如果L1 Cache的目标缓存组中存在空闲或者DA值为零的缓存块,则读取的数据块填充到该缓存块,否则对读取的数据块作bypass处理,将数据块绕过L1 Cache,同时将数据块的地址发送到bypass地址记录器处理;3)周期地调整统一的默认DA值;不同的应用程序呈现不同的L1 Cache访存模式,需要不同的默认DA值才能最有效地管理L1 Cache,因此必须周期性地调整统一的默认DA值,bypass地址记录器根据截止当前的bypass数据块数量及地址信息,决定调整的周期;并且比较L1 Cache与bypass地址记录器的命中比率,决定增大、减小还是保持当前的DA值。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江工商大学,未经浙江工商大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811113134.9/,转载请声明来源钻瓜专利网。