[发明专利]CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法有效
| 申请号： | 201811139882.4 | 申请日： | 2018-09-28 |
| 公开（公告）号： | CN110263354B | 公开（公告）日： | 2022-03-22 |
| 发明（设计）人： | 姜恩华 | 申请（专利权）人： | 淮北师范大学 |
| 主分类号： | G06F30/39 | 分类号： | G06F30/39;G06F30/20 |
| 代理公司： | 北京高航知识产权代理有限公司 11530 | 代理人： | 李浩 |
| 地址： | 235000 *** | 国省代码： | 安徽;34 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，将布尔代数系统进行扩展，得到扩展的布尔代数系统；由CMOS传输门逻辑电路建立相应的开关级信号流图模型，由此模型提取出该电路输出函数的等效信号流图模型，并由开关级信号流图模型结合扩展的布尔代数系统得到该电路的开关级函数表达式，从而得到CMOS传输门逻辑电路。本发明通过本方法设计的CMOS传输门逻辑电路，所需MOS管数目较少，而且所需连线数较少，可以降低功耗和节省芯片面积；且所设计的开关级CMOS传输门逻辑电路是全摆幅的，适用于低功耗CMOS电路的设计。 | ||
| 搜索关键词： | cmos 传输 逻辑电路 逻辑 表达式 提取 开关 设计 方法 | ||
【主权项】：
1.一种CMOS传输门逻辑电路的逻辑表达式提取和开关级设计方法，其特征在于：将布尔代数系统进行扩展，得到扩展的布尔代数系统；由CMOS传输门逻辑电路建立相应的开关级信号流图模型，由此模型提取出该电路输出函数的等效信号流图模型，并由开关级信号流图模型结合扩展的布尔代数系统得到该电路的开关级函数表达式，从而得到CMOS传输门逻辑电路。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于淮北师范大学，未经淮北师范大学许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811139882.4/，转载请声明来源钻瓜专利网。
- 上一篇：一种机器翻译方法及装置
- 下一篇：复杂地基特高拱坝整体抗裂设计方法
