[发明专利]一种插孔式超深TSV互联的射频芯片系统级封装工艺有效
申请号: | 201811176944.9 | 申请日: | 2018-10-10 |
公开(公告)号: | CN110010484B | 公开(公告)日: | 2020-08-28 |
发明(设计)人: | 冯光建;丁祥祥;陈雪平;马飞;程明芳;郭丽丽;郑赞赞;郁发新 | 申请(专利权)人: | 浙江集迈科微电子有限公司 |
主分类号: | H01L21/48 | 分类号: | H01L21/48;H01L21/60 |
代理公司: | 杭州天昊专利代理事务所(特殊普通合伙) 33283 | 代理人: | 董世博 |
地址: | 313100 浙江省湖州市长兴县经济技术开发*** | 国省代码: | 浙江;33 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | 本发明公开了一种插孔式超深TSV互联的射频芯片系统级封装工艺,包括如下步骤:101)盖板初步处理步骤、102)盖板减薄处理步骤、103)中间层处理步骤、104)底座处理步骤、105)封装步骤;本发明提供超深TSV孔填充的一种插孔式超深TSV互联的射频芯片系统级封装工艺。 | ||
搜索关键词: | 一种 插孔 式超深 tsv 射频 芯片 系统 封装 工艺 | ||
【主权项】:
1.一种插孔式超深TSV互联的射频芯片系统级封装工艺,其特征在于,具体处理包括如下步骤:101)盖板初步处理步骤:通过光刻、刻蚀工艺在盖板表面制作盖板TSV孔,盖板TSV孔直径范围在1um到1000um,深度在10um到1000um;在盖板上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间;通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或多层,种子层的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种;通过电镀铜,使铜金属充满盖板TSV孔,并在200到500度温度下密化铜;用CMP工艺使盖板表面只剩下填铜形成盖板铜柱;在盖板制作盖板TSV孔的表面制作RDL,其过程包括先制作绝缘层,该绝缘层厚度范围在10nm到1000um,其材质采用氧化硅或者氮化硅;再通过光刻、干法刻蚀工艺开窗,使RDL能和盖板铜柱连接;通过光刻、电镀工艺在盖板表面制作RDL,RDL包括走线和键合功能的焊盘;102)盖板减薄处理步骤:对盖板硅片没有制作金属工艺的一面进行减薄,通过研磨,湿法腐蚀和干法刻蚀的工艺使盖板铜柱另一端露出;在露出的盖板铜柱表面覆盖绝缘层,绝缘层厚度范围在10nm到1000um,其材质采用氧化硅或者氮化硅,再通过光刻、刻蚀工艺在绝缘层表面开窗使铜柱露出;通过光刻、电镀工艺在有铜柱露出的一面制作RDL,其过程同步骤101)中的制作方法;通过光刻、电镀工艺在盖板有盖板铜柱露出的一面制作金属柱,其高度范围在100nm到1000um,金属柱本身结构为一层或多层,金属柱的金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种;103)中间层处理步骤:在中间层表面制作中间层TSV孔,其通过光刻、刻蚀工艺实现,其中中间层TSV孔直径范围在1um到1000um,深度在10um到1000um;在中间层制作中间层TSV孔的上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间;通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或多层,种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或者多种;通过电镀铜,使铜金属充满中间层TSV孔,在200到500度温度下密化铜;CMP工艺使中间层表面只剩下填铜形成中间层铜柱;对中间层的另一面进行减薄抛光,厚度控制在200um到700um;通过光刻、干法刻蚀工艺在中间层制作通孔,其位置对应于另一面的中间层TSV孔,使中间层铜柱在通孔底部露出,通孔的直径在500nm到1000um;通过光刻、干法刻蚀工艺在中间层制作空腔,空腔为立方形、倒梯形、圆柱形或者半球形,其尺寸范围在10um到10000um之间,此处尺寸包括立方形,倒梯形的长宽高或者圆柱形,半球形的直径、高度;104)底座处理步骤:通过光刻、刻蚀工艺在底座表面制作底座TSV孔,底座TSV孔直径范围在1um到1000um,深度在10um到1000um;在底座制作底座TSV孔上方通过沉积氧化硅或者氮化硅或者直接热氧化形成绝缘层,绝缘层厚度范围在10nm到100um之间;通过物理溅射、磁控溅射或者蒸镀工艺在绝缘层上方制作种子层,种子层厚度范围在1nm到100um,种子层本身结构为一层或多层,种子层金属材质采用钛、铜、铝、银、钯、金、铊、锡、镍中的一种或多种;通过电镀铜,使铜金属充满底座TSV孔,在200到500度温度下密化铜;CMP工艺使底座表面只剩下填铜形成底座铜柱;在底座制作底座TSV孔的表面制作RDL,其过程包括制作绝缘层,绝缘层厚度范围在10nm到1000um,其材质可以是氧化硅或者氮化硅;通过光刻,干法刻蚀工艺开窗,使金属层和TSV铜柱一端连接;通过光刻,电镀工艺在底座表面制作RDL,其过程同步骤101)中的制作RDL的方法;通过刷焊锡膏、置球和回流焊工艺在底座表面制作焊接球,焊接球高度范围在50um到1000um,其直径范围在60um到1200um;105)封装步骤:把盖板硅片和中间层硅片通过晶圆级工艺键合在一起,使得中间层的TSV孔和盖板铜柱互联,其中键合温度控制在200度到500度;功能芯片通过共晶焊工艺设置在底座上,并打线形成功能芯片和底座的互联;将底座和中间层键合在一起,形成底座和盖板之间的互联,键合温度控制在200度到500度;切割得到单个模组。
下载完整专利技术内容需要扣除积分,VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于浙江集迈科微电子有限公司,未经浙江集迈科微电子有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/patent/201811176944.9/,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01 基本电气元件
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造