[发明专利]基于多内核DSP的内核间时序同步方法和数据传输方法有效
| 申请号： | 201811194441.4 | 申请日： | 2018-10-15 |
| 公开（公告）号： | CN109388177B | 公开（公告）日： | 2021-07-27 |
| 发明（设计）人： | 王景煜;刘征宇;王飞;庞兆峰;李叶繁;王维;王德锋 | 申请（专利权）人： | 北京电子工程总体研究所 |
| 主分类号： | G06F1/04 | 分类号： | G06F1/04;G06F15/173 |
| 代理公司： | 北京正理专利代理有限公司 11257 | 代理人： | 付生辉 |
| 地址： | 100854*** | 国省代码： | 北京;11 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本发明公开了一种基于多内核DSP的内核间时序同步方法和数据传输方法，所述内核间时序同步方法包括：设置DSP的系统时钟，所述DSP按照预定义的定时周期发送定时中断；设置所述DSP中的第一内核的第一计算周期，第二内核的第二计算周期，所述第一计算周期大于等于所述定时周期，所述第一计算周期小于所述第二计算周期；所述第一内核根据接收的定时中断确定所述第一内核中第一计算周期的第一起点和第二计算周期的第二起点，并分别发送中断至所述第二内核作为所述第二内核中第一计算周期和第二计算周期的起点。本发明提供的实施例能够解决多内核DSP中内核间不同计算周期的时序同步问题，并有效提高内核间的数据传输效率。 | ||
| 搜索关键词： | 基于 内核 dsp 时序 同步 方法 数据传输 | ||
【主权项】：
1.一种基于多内核DSP的内核间时序同步方法，其特征在于，包括：设置DSP的系统时钟，所述DSP按照预定义的定时周期发送定时中断；设置所述DSP中的第一内核的第一计算周期，第二内核的第二计算周期，所述第一计算周期大于等于所述定时周期，所述第一计算周期小于所述第二计算周期；所述第一内核根据接收的定时中断确定所述第一内核中第一计算周期的第一起点和第二计算周期的第二起点，并分别在所述第一起点发送第一中断至所述第二内核、在所述第二起点发送第二中断至所述第二内核；所述第二内核接收所述第一中断和第二中断并分别作为所述第二内核中第一计算周期的第一起点和第二计算周期的第二起点。
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于北京电子工程总体研究所，未经北京电子工程总体研究所许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201811194441.4/，转载请声明来源钻瓜专利网。
